前模擬跟後模擬的問題

d1372519

' p, T8 e: i' q$ y. b4 K3 Q/ L$ u
; h/ B" w3 n9 T1 r0 j" \) i; j
/ k9 P6 p) d; F9 e6 t# a
# B5 ^4 H4 _; t, m, V. E
. q& ^* |3 y2 y: N; K+ X第一張圖是前模擬 第二張圖是後模擬
因為後模擬想快點看結果 所以時間只有2u
不過很明顯看得出有問題
5 c9 A2 A0 D9 F! O$ A
圖裡面 第一個是reset 前後模擬都很正常
          第二個是8p電容充放電
! F2 e  `$ X5 R! i1 H% Z, ]! x0 m          第三個是1p電容充放電
          第四個是輸出vout
( p  O3 S7 b6 r: [! N5 C
) G$ o2 W9 P7 `8 P$ @現在遇到的問題是說 Layout的 DRC LVS 都通過了
但是前模擬跟後模擬的圖差很多
& c2 R/ }$ k5 m3 N* ^前模擬跟後模擬的測試程式都相同
$ ^  O9 J0 \& g8 u前模擬 2顆電容充放電都很正常 輸出也有鎖定
5 t: x4 M* u* N! X後模擬 2顆電容充放電 都直接放到0 輸出也沒有鎖定
1 g/ e) F! c$ U. x4 N
最納悶的就是DRC LVS 都過了 不知道為甚麼前模擬跟後模擬會差這麼多?
" P8 }( s# @5 r* }/ H不知道是甚麼原因
此電路有用到電流鏡 但是檢查了很久應該是沒有問題的
還是layout有什麼需要注意的?
. I! K1 T4 t2 {: z* c% P或者是測試程式的問題?
請高手幫忙解答 謝謝 小弟感激不盡

terriours

什么类型的电路啊？
0 @4 b% W; }+ }& V) N+ x从模拟的结果看，8p电容的放电有问题，看看layout和电路关于8p电容放电的路径。看看后仿真的netlist的相关路径，吧这条路径上的净胜参数加到前仿真的电路中去，看看合后仿真结果会不会相同，有助于找到问题。
不知道对你有没有帮助。

bernie820

@@嗯~~~
0 [3 d8 W7 G$ l2 Z/ E% j
) e- E5 h5 `5 k) j& z6 D8 m2 Wdrc跟lvs過不代表pre和pro會一樣

& }0 l! e5 n8 E6 o& o" a5 k/ e那只是驗證

取決你的最後結果應該是pex才是吧!

smilodon

DRC/LVS正确只能说明你的Layout功能基本和schematic一致，而性能需要layout性能来保证，因为schematic里几乎是理想连接，而实际上layout里devices之间连线有寄生电阻、寄生电容，而metal之间也会有cross talk，你可以想想哪种方面的影响会导致你smilation发生错误？