以.18製程下去劃~90奈米所出現的錯誤

ziv0819

% K1 t% R- m, C0 K# \* _
# p) `4 R: D  n% G
5 g" m% q$ ~, B* X9 |) ~不知道有沒有大大可以幫我解決的！
因為沒有製程說明書~
# x8 G) m* |) M而且之前畫.18都正常！
, q% w5 z1 b# ~0 ^5 k; H7 d用同樣的方式加大元件距離還是出現了一堆錯誤！
8 _( c& o9 s# v# a$ c! K1 U想請大大幫忙一下到底如何解除這些錯誤！
  l( A/ f" ^5 o' J謝謝大大了感恩！

motofatfat

把錯誤訊息貼出來看看
+ P4 g9 m5 Q( P( F4 X1 ^! E  k才知係瞎密錯誤
, j4 N4 J5 I  v0 k2 x通常是 cont via 大小 不同
大 metal 的 space 要比較大 等等

crystal_blue

Layout時所需的工具:

" T& v% b8 K) i) j  r5 \. C2 ^$ c1.layout tool
2.Design rule (跟process 有關)
) o7 }* e0 o' C) F6 U3.technology file (跟layer 設定有關)
4.LVS/DRC command file (跟layout 驗証有關)

6 C* H: j1 f/ I; Y/ a$ I; T/ V狀況一:
不知道你的問題是出在哪個部份，聽起來像是用process 0.18um的工具去畫0.09um的東西

- w# j( t7 S  x5 d. I9 a/ |因為你沒有你需要的90奈米的2. 跟 4. 項 所以無法去確定你畫出來的是否是你需要的size，因

. Z7 K/ o( w9 X為驗証一定會錯誤。
) x6 b+ t' l0 C$ Z9 e5 Z
狀況二:

如果你有第2跟第4項的工具，但是是用0.18um的第3項，就可能發生layer用錯的情況，因
* K/ `- C. j" y; n% S1 j" I
( d1 S9 S6 e" T% r6 [為依據各家晶元廠的設計不同，所使用的第3項也不同，即使是同一家在不同的製程上layer

的訂義也會有所出入，此時你就要使用layer mapping file 來去做layer轉換，使你的

% |* c5 ]% ?  R, X/ TLVS/DRC command file能夠去認到對應的層。

- \' @; c1 h- {3 i% M/ a& K+ eLayout 要正確，最好備齊所需的工具。