layout新手請問一下各位大大...

a7893657

2 h3 V) _" `8 C" h% w- C
各位大大好：
$ i  L1 K5 O& }2 e
3 K& ~$ A( Z) S  @. N小弟有些小問題想請教各位先輩，
1. common mode的differential amplifier，這種形式的layout一定要是對稱性的，是嗎!? 為什麼!?
8 e- F0 I- z8 `+ b
9 [$ A9 h& z: }7 }3 p/ d% ^2. 拉layout走線時，是以什麼為主，電流!? 還是電壓!?

" x& x1 {; S3 o: D6 [3. 之前有聽學長說，電流1mA，metal要拉1um，是嗎!? 哪是針對所有層嗎!?

stevenxit

1. 為了減少製程上的誤差讓類比電路產生影響, 就會在layout上做一些手法來避免, 至於要不要做則是取決於你囉~書上也都有一些參考資料說明當mos有誤差時會有什麼影響~
! S9 a. t/ c0 V& e: W. J
4 X2 w" p; s* Z9 D5 p2. 這個有點難回答, 電壓電流都伴隨在一起的, 基本上拉線的考量應該要考慮流經的電流大小, 當然還有一些其他考量~
; _4 D+ @! O2 e; V. z4 ]8 H; z
' e3 X' |0 M1 z. S( t3. 沒記錯這個限流是針對metal 1
5 f$ F0 U8 c5 T
* R! [+ T7 w& A. ?& a- F, l$ w( ~以上有錯的話再請各位前輩指正~

jian1712

2. 拉layout走線時，是以什麼為主，電流!? 還是電壓!?
- P1 P# P4 V" i+ N# F* R3 |0 w- u主要看走的是什么信号线了，如果是一条reference电压的线，这里就要求线上的IR dorp要小， 如果是一条clk信号线，那么就要注意避开一些敏感的信号线，减少clk的noise对敏感信号的影响
2 P8 t9 v/ u' J" b: H$ j% E3. 之前有聽學長說，電流1mA，metal要拉1um，是嗎!? 哪是針對所有層嗎!?
通常analog ic采用的工艺多为0.5u的，各家foundry的常规M1，M2的design rule基本都是1ma/um的电流密度，所以在layout时我们会在意电流大于1ma的信号线

拙见而已，多多指教

terriours

回復 1# a7893657
; Q- |' c: q% P& h' S
# \% Y7 b$ L1 f: r) N
    第一個問題：是要講究matching的，因為要考慮到offset的問題；
   第二個問題：考慮到offset問題就要以電壓為主，只有很好的matching才可以把offset的影響降到最低；
   第三個問題：如果電流有1mA，你走線的寬度也要相應的增加，在你layout是所用制程design rule中每層metal每微米承受的電流是不同的，一般電流的承受能力是從最底層metal逐層遞增的，因為厚度和最小寬度會變大，所承受的電流就會越大，還有contact和via也是一樣的，這些資料都可以從design rule中獲得，所以在走線的時候要以這些數據為依據，畫出相應合理的線寬和打足夠多的contact以及via。
- \0 o) A/ `7 i' H( V   希望以上所說能幫到你，有錯誤的地方歡迎指正，謝謝。

a7893657

回復 4# terriours
. t* M8 Z) {8 X, Q
感謝各位大大的幫忙....感恩!!!

吳龢峻

2. 拉layout走線時，是以什麼為主，電流!? 還是電壓!?
) Z5 [( {0 ^% H* HAns:
如果是電流信號,請注意電流密度的問題.如果是電壓信號請注意干擾問題.

0 m9 O9 R: U" d4 ^3. 之前有聽學長說，電流1mA，metal要拉1um，是嗎!? 哪是針對所有層嗎!?
( y- M  h2 C% F/ y: B8 B4 GAns:
design rule 中一定有 各層 metal & via 的 static current density Spec 請對照使用.