請問電壓比較器

bernie820

請問有關電壓比較器的問題
# ~4 z7 a" I7 `  o
3 w7 [4 [$ E! m是否兩輸入端皆可為非固定的電壓
3 X6 x7 {# U; d# e/ l% o- [7 C  J
看很多設計都是一端接dc的vref做判斷
$ a' f' g: n! s  F$ l
但現在我的輸入端為兩個都會改變的電壓~

那請問這樣要怎麼設計?~謝謝~

我要拿這兩個電壓做比較~
; Y9 p/ X* Y" ~& Y  Y; ~: O一個電壓是由輸入端輸入，另一個是由輸出端拉回來和輸入端做比較
3 @- |' R* M2 V; s- @7 |所以我的兩輸入判斷電壓是不固定的，
/ [/ t. g9 o# D1 f只要輸出>輸入結果會為high
然而輸出<輸入結果為會low
3 b1 P3 c1 t6 [" u& I不知道這樣行不行設計?
/ N  X! G" T( k
但考慮到另一個問題，那兩個相等的時後是否也可為low
但是兩個要相等好像也很困難吼!

jackrabbit

您的作法很矛盾....
5 {5 V- ~$ H/ h' Y/ W+ s, f9 j比較器是把OP用在開迴路狀態
你直接把兩個想比較的電壓輸入OP的兩個input, output端自然會有H/L
至於誰比誰大是發High, 取決於你選的input 極性
2 O- W0 ?) T3 ?而且通常會有一個遲滯範圍, 來避免false trigger~

把輸出端拉回到input是迴授系統(feedback)
負迴授是一般所謂的OP, 最常用在voltage regulation
你看到的input 一端給vref 另一端拉output回來就是!!
8 ?' E# T9 G- ?- Q# H8 Q正迴授要不是output拉到always high or always low, 不然就有可能起振~

如果看不懂我在說什麼, 可能要先翻翻教科書~~
$ ]( y( i1 v7 [Baker那本有一張專門在講comparator design, 可以參考一下!!

bernie820

您的作法很矛盾....
比較器是把OP用在開迴路狀態
你直接把兩個想比較的電壓輸入OP的兩個input, output端自 ...
# g$ X+ L8 H- ?' W& S  \0 `' cjackrabbit 發表於 2011-1-6 05:02 PM

" F# p; W4 h, ?+ ]0 R- y8 M' r    嗯!您誤會我意思了~抱歉是我說的不清楚!
, b' {" A' n: M& L& M& q; y9 C我輸出拉回來的不是op那一電路拉回來比較(我知道那是隨偶器)
而是最後一級輸出端會拉回來和比較器輸入電壓做比較
+ y( R1 N+ u8 W- |! k
+ u* K, m/ j0 r. z但是我現在有一大問題是我想要在兩電壓(類比)相等時(或已經很接近時)
3 {3 e2 y- i4 M4 q/ u  x可以有一輸出訊號(不是最後端電路喔)為 0 or vdd的電路設計

sky987

那不就是一般的 latch-type comparator
通常會藉由cross-coupled 的架構來把電壓分開至VDD與GND

: |2 v$ S; t9 z" @+ m' A& u6 Z要記得加上reset電路來把讓它重新啟動  不然電壓會一直鎖死在那邊

6 T% O9 f* N' n) `7 s9 C自己搜尋看看囉

yeutay

-----是最後一級輸出端會拉回來和比較器輸入電壓做比較  -----
' y) {0 t# a8 y$ q( ?1:如果是,拉回來和比較器+IN輸入電壓做比較  則形成史密特觸發,如果-IN電壓無法大於+IN電壓,則被鎖死(同樓上說法)
2:如果是,拉回來和比較器-IN輸入電壓做比較  則形成正相放大器。若最後一級輸出端會經轉換成其它信號(如峰值保持)就有比較器作用。