OP settling time 測試

lewdster7497

各位高手 , 想問一下 有關全差動OP 測試settling time
1 y# d8 I7 j) k. }: H" t( S# k! Q


( Y% U7 \1 Y; L8 j4 Q" N4 Q8 t9 H
這是OP 開迴路增益為93dB   PM 約70度   cload 1p
/ N# S5 P) J1 V8 Y( ^; O) y8 @# l

若是按照著找到的文獻 所模擬的settling time 如下
, c5 z& O5 a2 \1 x8 a5 @$ Q6 T. H/ N



, [# V2 [' v0 c8 q& Z所測試的settling time 輸出卻震盪了

( e# a. i9 B9 C3 q1 N; N: K這是用在pipeline ADC 中的OP

8 K2 o) k  m5 }$ bpipeline ADC 也是做得零零落落

8 l7 u6 L; h. L5 V3 G9 X想問高手有人知道嗎??      有人可以指導一下嗎  ??

lewdster7497

6 r# r0 p( W5 o- A/ K' {8 o

各位高手 , 想問一下 有關全差動OP 測試settling time


) E8 f" \+ O" r7 N

( f2 j: r2 i8 v0 t6 X7 r1 L這是OP 開迴路增益為93dB   PM 約70度   cload  ...
lewdster7497 發表於 2010-12-20 03:49 PM

% e3 ^4 O$ G1 a- N
- B/ J! Z3 h$ E( J. [6 |) W2 [3 g
發現有點錯誤    接成正回授了


# A( Y; u0 O& O! v* }更正後如圖      settling time 感覺還是怪怪的
/ S+ t' F" `/ ^6 k2 {7 G' z
: O. U4 r& P0 ]* R- }7 ^5 s$ t討論結果是  OP輸入端沒有電壓

若是OP輸入端給 VDC    那輸出電壓又會被限制住

3 R! e" [5 ~* z要如何測SETTLING TIME 呢?