設計問題

m851055

在設計電路時，NMOS Drain接電源16V(使用NMOS 16V 製程)，
0 x' f" r$ T/ P7 v5 ~- I
Source端及Body端接GND，而Gate所接之電路此時不會給gate任何
: o) i& t2 E( |
電壓(包含GND)，但模擬Gate之結果，卻有約Vt值之電壓存在，請問
$ ^  C9 `# w) @  @, |
8 }( v( l4 W8 j3 C& j9 C1 \，這是為何?

電路可以想像成一個NMOS，NMOS Drain接電源16V，

Source端及Body端接GND，而Gate是所要看的結果。

hisanick

會不會是因為那點電壓 undefine 的原因，所以存在了 vt