有人可以分享POWERMOS的畫法嗎

samgu · 發表於 2010-5-17 10:19:20

我的layout工作，主要就是在畫POWERMOS
工作這幾年間嘗試很多做法，但是一直無法找到
一個最佳的layout,也可能因為我迷失了，希望可以透過大家的經驗，
激盪出一些新的想法，請大家賜教，謝謝

簡單說一下我的心得，
1.若用MIN的RULE來畫MOS，相同的面積可以得到最大的width，最佳的Ron，最大的電流
但是必須承受ESD是否會對MOS造成破壞，因為DCG為 MIN RULE
2.若為了兼顧ESD則會浪費面積，犧牲Ron
3.若要兩者兼顧，面臨的問題則是 1.ESD rule 要放多大，2.butting contact and source contact 不足

pph_cq · 發表於 2010-5-17 10:33:12

我们一般在最小rule基础上适当放大，比如最小contact to poly是0.4，我们可能会取1，如果觉得太浪费面积，可以用bent gate或waffle结构节省面积。

shangyi · 發表於 2010-5-18 01:20:31

看過finger, waffle, 井型, 六角形的畫法

那種比較好... 我也不清楚哩!

腳踏 · 發表於 2010-5-18 10:29:04

看過finger, waffle, 井型, 六角形的畫法
) {# P h/ p7 T6 [$ Z1 k1 {; I+ D6 Q7 Z
那種比較好... 我也不清楚哩!6 ?. v) ^' E/ B. S9 E3 B
shangyi 發表於 2010-5-18 01:20 AM

我也想知道那一個比較好
有人知道嗎

shmiyi · 發表於 2010-5-18 13:52:57

要從製程上研究MOS的變化~~
相同製程不家的MOS的參數變化不一~
即代表I-V CURRENT
所以我覺得好像不是看畫法
要從看MOS的特性去研究~~

jacky_123 · 發表於 2010-5-19 14:15:49

感謝你們的分享~~~~~~~~~~~~~~~~~~~

yuany · 發表於 2010-6-9 01:23:25

学习一下～～～~~~~

呵呵

junxingyu · 發表於 2010-8-7 09:10:44

Nmos放两列cont比较好，Pmos单列就ok啊，如果W比较小还可以另外做ESD

semico_ljj · 發表於 2010-8-9 10:20:23

回復 8# junxingyu

這個說法倒是不了解！請問是經驗嗎？

semico_ljj · 發表於 2010-8-9 10:21:34

其實最有效（area最小）的是waffle, 井型, 六角形等，但是要process支持，還要留片驗證！

spiritpillar · 發表於 2012-3-1 20:27:54

感謝分享感謝分享感謝分享感謝分享

photoss · 發表於 2012-4-9 20:27:53

最近正在研究powermos的畫法,挺受用的,感謝大大分享

liu.leon · 發表於 2012-4-9 20:54:36

finger,井型, 六角形的畫法,再搭配ESD rule以1:4畫法,

stephen_jjh · 發表於 2012-4-10 10:35:52

各位的这些方法请问有图片作参考吗？？没花过POWERMOS的表示很无奈啊= =

photoss · 發表於 2012-4-10 17:17:21

现在急寻power mos画法现在急寻power mos画法

930709 · 發表於 2012-5-12 21:40:35

看是面積還是效能阿!!
可以給我一些不同的意見嗎?

jameslin · 發表於 2012-8-28 22:57:30

正學習POWERMOS的畫法，感謝分享！

alex13 · 發表於 2013-2-13 10:44:30

回復 10# semico_ljj

小弟問一個蠢問題，Area最小是指Ron相同的前提下嗎?
感謝先進不吝指點，多謝!

astrajen · 發表於 2013-3-5 15:17:46

看不懂。我想只是PowerMos應該考慮的是散熱及最大電流吧。最大電流與線寬直接相關，散熱與面積直接相關，應該都有規格表可以参考吧。

sd5517805 · 發表於 2013-3-21 22:52:54

一般在最小rule基础上适当放大，比如最小contact to poly

		自動登錄	找回密碼
密碼			申請會員

[問題求助] 有人可以分享POWERMOS的畫法嗎