2010 CIC比賽之後 想知道正確的電容畫法

lunarsama

3月24號的CIC比賽佈局圖沒做出來 原因就是電容不會畫=.=
+ I9 B" |+ P6 i- t; U$ \然後趕快去翻書番講義 好不容易搞出一個電容 跑LVS有跑出誤差蠻大電容值 重點是電容短路了 結果辛苦八小時泡湯了
5 k8 e. @% l; c9 f% G$ }所以想請教各位先進 正確的電容該如何畫
: [2 j9 _1 y) o. t* d1 |話說去年我還特別去CIC上課 老師還說:唉呀電容用叫的就好啦 幹嘛怎麼辛苦的畫......  今年卻考電容
6 `8 X+ r! p; C2 ~% H; c/ d; r
我附上我最後的布局圖 請各位多指教

bernie820

當然可以當電容呀...
在cadence上你也是要畫mos 等效的電容而不是叫出一顆平行板電容
否則lvs決對過不了!!(電腦是很笨的)
不過基本上都是在數位積體電路上來"等效"一顆電容(類比也是可以啦)
因為一顆電容就可以遠大於你所有邏輯電路的面積
不過我沒看到電路
7 F3 m7 h  f: S. M: e所以沒辦法做結論判斷(是類比電路還是數位電路?^^a)
7 w/ s% I  T% L( f% W4 U2 W
若你用平行板的電容外圍要加保護環!!
- u* [1 ^1 h1 R4 k: E& X
; D$ ]# ^2 q9 `* A  S" P我看了一下圖示那應該就是說用金屬層(M)兩層
金屬層四邊要去角避免電荷積聚
1 x; u) Q2 s0 l9 R然後想像一下電容的樣子
一定會有接點接出去
7 Q7 @( R- M" k' }! |8 q& F所以或用via 或contact接出去
5 @' w0 t' I% }" I3 B4 i但最大問題一定是w/l 要去算一下
: u+ z9 A( u/ e/ l3 z* U& P
你可以先試著畫電容然後lvs去跑值lvs會顯示你layout時的c值
& h% u5 [' E: X5 f通常會有一些些些誤差!(很難完全準)
6 U; t1 l. u' |6 d1 ^* i& ?
打的好累= =zzz
多去網路上看看吧~
製程文件也一定有教

motofatfat

電容有幾種 簡單來說 2P , 2M ,  2M+MIM , MOS 電容  其他

! e. O* D+ H9 M% P/ [8 c爬一下文 應該有相關資料

面積 X 參數值 = 電容值  (參數值 通常design rule 有)

lunarsama

我看CIC給的講義是講2M+CTM
5 Z( K, Q3 `% F& L  F9 Z) Y9 g6 G" j所以我就照講義上畫 DRC還說M5要離CTM 0.6u 所以畫成這樣
可是LVS卻說這電容短路..所以我不知道我少哪些東西
# f4 n: K+ T( ]! _4 X+ ~4 ?這是RULE給的電容值算法
Ca = 1e-3         // F/M^2
Cf = 7.5e-11      // F/M
+ @6 Q  G" ^( p. @C = Ca * area(CMMC) + Cf * perimeter_inside(CMMC, SEC_LAST_MET_C)

論壇大部分有用的文章都有設定閱讀權限 我想看也看不到 所以直接發問比較快..

bernie820

請問你是大學部f組(可程式規劃@@?忘了)的吧!
' W1 c% V- `3 X# `. B
; `, _0 a# A- l2 P我大概有看過題目但我不是參賽者!
& H( J! z- J- j0 c
( a6 y$ \1 |+ f" y電容不一定要用類比式的電容(也就是大大方方一顆的兩層金屬板)
  O* a1 k8 c8 ?& {* ]  g6 r
# Q5 x0 v4 H: Z0 O6 t+ }& L9 Y% r數位積體電路可以用mos來等效一顆電容
- p* [% K) U' w% f: t
7 A' v4 ^5 g1 ^$ v; n  F也就是將s和d極短路而g極連接出去
$ G5 t* Z0 e& U7 m2 a
這樣一來就可利用中間的氧化層和mos的w/l 組成一個電容

w/l就是決定您氧化層那一段的面積也就是大約等效出您的電容值

4 C4 a: @" s5 S/ t不過您還是要實際去跑一下模擬!必竟不同材值會造成不同的結果!!
/ s! @0 ]) U+ I: _- ~4 p6 v
3 g; g6 p1 n7 x. U+ D5 k+ @4 K5 J1 L當然~mos也可以等效成電組^^

lunarsama

我是大學類全客戶設計組
看到樓上的回答 馬上遠端到學校LAY
畫好發現我Netlist要怎麼指那個MOS是電容
然後看一下LVS的RULE只有一行定義電容名字
c. MIM Capacitor :
  . Metal5 Mixed Mode MMC Capacitor (MIMCAPS_MM)
' A" E9 R& T' Z! @就沒了
- T. {+ [2 T+ m所以好像沒辦法把MOS當電容
順便附上我看講義上的電容畫法是否正確

lunarsama

& u% }6 w/ R% A6 s/ S' z" q
清明連假的結束之時 終於把2010試題給完成了 總算對老師有交代了
& y0 |3 ?! X; y' a  Q星期天凌晨兩點LAY到一半 學校伺服器當掉畫面卡死 感覺叫我趕快睡覺
星期一下午伺服器重啟之後 第一次把電容無錯LAY好 只是電容值誤差蠻大的
: c" F! B! S7 w, \! E6 v索性做一個試算表好了 也比較好找電容值
& Q$ W' G1 h( \1 Y7 L! [- e做好電容之後發現該怎麼接到電路裡 就直接挖個洞拉出來接了 也不知道是不是正確的接法
" x3 Q4 `. d0 w" k" ]. h反正DRC/LVS過就好啦
樓上大大有教用MOS當電容 雖然讓我豁然開朗 我還是不知道怎麼用
% H/ f1 e7 \" a7 Y7 y$ u# |cadence該用甚麼零件當MOS電容 像laker裡MIM叫[MIMCAPS]來指定她是電容
0 b0 e4 c) b: c8 |MOS電容就不知道叫甚麼了  可以在詳細講解一下 讓我有個方向
# i% L3 |1 S( h* ^; ]3 F9 C. X
不會畫CIC的MIM電容可以參考看看吧 電容大小:8.1ff電容 沒辦法整數

9 X' g& U/ Y7 ~' z3 L1 Q最後佈局圖 只是覺得電容接出來感覺怪怪的 可以有人告訴我是否正確

順便把CIC電容表貼出來吧 看有沒有要吧
) A/ {- P& z  R- N

bernie820

一起多研究吧^___^
7 I7 k% d6 p& M- M: d' Q
不過看你得電路畫法

* V5 P, N, e& s9 s感覺像是數位電路
4 u( B* ]: L5 p1 d# t
* V) K" Y4 c8 Y8 B" J# ?( j: ~2 bp在上n在下
8 m) F) {0 B5 L0 _
1 x: B8 P, }- j呵!

yuany

都说是电容啦。。那也得看上去像电容啊
画两个大的MOS管就好啦 fingers＝2
比你那样好看多了

" s7 P% b: I0 x9 M3 t' k6 l

lunarsama

我有去問碩士的學長
他說今年CIC的design rule 只有MIM的電容規則裡
其他種類電容都沒在design rule裡面
所以其他方法都無法通過驗證

bernie820

嗯...Metal-Insulator-Metal喔
; C2 @& [. a9 y3 @那就很有可能!!!

. ^% K% r+ \! m  s你說的design rule 過不了
/ |6 t! V) a8 O, V我想你是說在cadence 中是用MIM電容
但佈局卻是用MOS等效電容

這樣是一定沒辦法過的!!
# {- ]3 b7 J( D' n1 b; ^+ q
1 |3 Z% S+ a6 R) v但是...如果在cadence中就用mos等效電容
那這樣還是可以過的!!

chriskomh

類比元件的電容好像很難畫....
; u# x# S  f8 d1 b/ K8 B- |  J那個老師說用叫的...是要怎麼叫阿...
該不會是叫一個NMOS或PMOS
然後再把S端D端相接
5 y. G  U# ~7 ]5 J在去算他的L、W、Cox?

egg

回復 3# lunarsama
. Q; \( v2 t1 x( ~, P% z

    請問您這次比賽所使用的process是...
如果可能的話可以寄LVS command file給我
我幫您看看是哪邊出問題