|
2#
樓主 |
發表於 2009-10-6 16:36:57
|
只看該作者
o Statistics:
0 z, W: v4 J, v. g' ^: Q4 X5 }1 A3 K/ P$ a3 _$ p7 W
1 passthrough source net was deleted.
/ h+ ^- B8 z7 t8 ` X B% N) @
9 r( ?, {$ \2 `* c% }4 i/ ?o Layout Names That Are Missing In The Source:
" _3 |) ^6 w! t( k. [) a7 P$ {6 h, u8 X
1 T/ x/ f4 u+ L9 k( O Ports: N2- k8 x: P S1 ?, W/ ]8 ^
4 m% m! a1 P# F6 x. M
- H& i3 A' O# K( M$ B; ~
o Initial Correspondence Points:$ N: ^1 a; D0 K* k! t. ~! n& H
' j+ f0 Z2 A3 x0 Z Ports: VDD VSS RESET_SHIFT CLOCK Q[1] Q[29] Q[27] Q[0] Q[26] Q[30] Q[6] Q[2] Q[23]) e+ _' I" Z, D4 C0 l: L0 f
Q[8] Q[13] Q[16] Q[21] Q[5] IN Q[31] Q[25] Q[4] Q[7] Q[24] Q[28] Q[3] Q[10]
- F& ]; a# Z. V, K0 w Q[14] Q[17] Q[22] Q[20] Q[9] Q[19] Q[12] Q[15] Q[18] Q[11], _6 e! c" j- j0 n$ j1 w9 z* l
Nets: N2% z$ n4 z o5 H/ B: o- Y. V( h! n
+ f0 z0 g. L* D( ]4 A: m
, y. O" u) q/ \6 N/ N4 F里面不match的port N2在schematic上是内部连线,而layout上把它认成了port。
6 K7 ^' l2 Y3 q% {/ y5 A* ^7 ^* k- V9 r0 G( W4 z
这个block是一个大block里面的一个小block,大的block在做LVS时也遇到了内部连线被认成外部port的问题,造成大的block的layout有几千个port,而schematic只有几十个。有大大说是block被flatten了,小弟把从encounter得到的GDS文件导入到Cadence Virtuoso时,生成的Hierarchy Listing显示中间的层次都没有体现出来。所以我觉得可能是在encounter里面做layout时候block被flatten了,但是小弟基本上都是按tutorial来做的,不知道哪个地方设错了,导致flatten?5 }- }/ D' j% }; j1 r- E1 [
. N5 G$ q- K* J0 {/ L2 H
小弟刚接触数字后端不久,分析难免出错,不知道是不是其他原因导致,希望各位大大指点,小弟感激不尽! |
|