問一些altera的相關問題

darren6ix

我手中有一塊altera cyclone II的版子
& B& `; O  M3 z' N7 j我知道使用Xilinx需設定腳位，使用ucf檔
- q# Z2 d4 t9 E! |! d9 B但是在使用altera的晶片時
! @( A3 g( E9 j1 D( `+ g看了一些資料
很像是在Assignments裡的pins設定腳位
- h! v- P/ D. u% y但是我設完clock之後
卻出現錯誤：
) g5 _. m" i* KEditing location assignment is not sucessful.
; D# g$ N) r  T  |( L# sNon input node cannot be assigned to input pin.
是我設定錯誤，還是腳位不是這樣設的??
0 I0 Y. R: b" `3 S% w+ c% |有無資料可參考??
- z% x! d/ n1 g& O3 o0 L我找不到有在說明設定腳位的= =
3 ?: B8 m  x6 v3 M' |. f  Y                                                                       
另外我想做一個mp3 decoder，而不用版子上的audio codec IC
2 X+ E& }2 f* u而是直接寫verilog或VHDL在晶片上
1 Z% g, E8 d2 @: r& V" o! [再利用版子的上音效插孔接喇叭出來
: G  O3 k4 }1 t3 R' Y/ t/ D這樣子是可以的嗎??
1 e, S7 U% d) G/ E- ~+ D: V9 J# i但是硬體線路感覺是從cyclone晶片，經過audio codec IC
, {: R5 t& A2 b4 N6 K. K; e再接音效插孔座
所以不確定這樣可不可行
有人這樣子做過的嗎??
1 b, n9 P, ?2 S  i: W5 Y如果可以的話，pins是用原來FPGA Pin No.就可以了嗎??
) `: {& A- E0 T- W1 K我在網路上有找到VHDL source code
裡面有很多個檔案
如果我要測試的話
- x4 }5 V: L; k& f- Y' {: P要怎麼讓多個.vhd的檔案一起合成啊??
/ F  T4 W1 ]( @+ I非常感謝~

ejean

http://www.fpga4fun.com/forum/vi ... 0fdec8d259da2ea79d2
9 d/ w  c, T3 G) ~. V. [
; m! B% d+ f6 ^9 o" R* bI had to do a couple of things to get it to work
1) needed a valid license file
( G! n2 P6 K6 r2) Name of the Verilog HDL should be the same as the module specified in the actual code
3) Compile first (Processing->Start Compilation to get the node list to populate in Pin Panner(in All Pins List)

Kerick

原帖由 darren6ix 於 2009-9-16 12:25 AM 發表
/ b  S& K# e- Y我手中有一塊altera cyclone II的版子
6 W6 D1 n  M0 a, K3 D我知道使用Xilinx需設定腳位，使用ucf檔
+ T+ J& S' j5 X! c4 K6 {但是在使用altera的晶片時
( _; b$ U( {5 X. u! {/ X! u看了一些資料
& m0 R) R+ Z7 H# f7 i% c/ |+ u# @很像是在Assignments裡的pins設定腳位
& {$ `1 X% N% l$ g! o$ }. f/ r# E但是我設完clock之後
5 D4 l- `! Y7 x( G2 Y' L卻出現錯誤：
Editing loca ...

Cyclone II版子是DE2平台嗎?
" \- l7 H9 N- w- H% Y& J你可以上網Google一下那塊版子 去下載它的Spec.或User Manual 裡面有它FPGA腳位的資料 就會知道該怎麼接
另外可以到Altera官網下載Quartus II和Nios II的Handbook或是看Altera提供的線上教學 就會基本Quartus和Nios II的操作

/ n$ G7 d; C! k- L' y: ]- \可以
不行 或許可以使用GPIO外接音源
; w& w1 @& K# ]$ ]- mSetting→File→Add 所有"相關"檔案放在同一個目錄(專案)
' ]2 A3 h) j8 |- }VHDL檢查套件路徑路稱
Verilog檢查include

5 A) G% M1 {* j8 _9 d: F[ 本帖最後由 Kerick 於 2009-10-20 09:35 PM 編輯 ]