Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 12512|回復: 2
打印 上一主題 下一主題

[問題求助] deep n-well

  [複製鏈接]
跳轉到指定樓層
1#
發表於 2009-8-26 23:14:37 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
我是剛設計rf電路新手,在設計好電路後layout時
  x/ Q% g( c- k7 N" j2 g, M
4 H  V& z9 b3 Z發覺rf的mos最外圈有兩層,最內圈是body而最外圈是deep n-well
# ?( _* y+ U# u4 M9 ~0 @! v* Q2 o0 ]& @( e& `6 P
我那時不知道那是deep n-well,而在layout時nmos那圈我都接地% R/ D5 Y' Z5 H- S' H& d, p
6 @/ r* p" n3 [3 @
而pmos是那圈是已經跟body那圈接在一起了,所以我不需要動它! U) z6 V: E, r

2 g1 m) M/ E7 l" `5 t* Y2 A! B在我最近下線完後發覺好像不太對,我把nmos flatten掉才知道
# @' D' P: Z, Q4 s$ s% T7 I6 }: Z( r$ J, S/ r, E0 b, l' i) ?
它叫deep n-well,nmos的body是p型,那我還把deep n-well接地4 y- K' m; [: k& @9 P5 }0 k4 j: R

% }* p" Y& R  B1 G7 D* l$ R: C3 _那不是有可能順偏,我電路中body都跟source接在一起,而我的電# m8 o1 Q9 _5 P
5 b, Y* X1 y; q" n5 U& p" D; I
路中source又不一定接地,那這樣子我的電路很有可能不work嗎?
/ q' a7 I# r8 D& W) G
& q- B* H% l7 c+ i: {/ Fdeep n-well是一個電晶體配一個,還是整個wafer配一個,若是整個wafer4 z$ q& p3 }; H& C
4 }. I, ^* K0 G7 i0 ~2 E
一個的話那我叫出電晶體時怎會最外可以讓我選擇如何接?
3 I6 O% J. a" g% X, R4 I1 q" v$ s. a) m$ Y, C
那deep n-well我該怎樣接才對?1.與body接在一起2.不要接(浮接)
4 I/ \- ?) L# K+ w4 y  W/ w
9 C/ }6 s8 k* ]' M3.接到最高電位。那種方式會比較好,而一般會用那種方法?+ E4 N0 o7 T5 ^) D3 k) Q

6 m. n" A1 x3 U) D  ?而我所使用的是.18製程。
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂81 踩 分享分享
2#
發表於 2009-11-22 16:24:00 | 只看該作者
我把這一篇推上來,因為我也有疑問,$ \& y" M( e2 Y* F/ f
過去其它製程剛好沒有deep n-well ,現在用TSMC.18的model發現有deep n-well ,) q1 w7 }  a7 a) y7 r
上課的時候說過這樣把所有的body都分開,所以可以單獨mos的s和b端接在一起,
+ W6 u) f/ Q& t+ I0 \可有違過去的經驗,雖為了怕bodyeffect而把sb端相接,
$ r, Q  C9 |. k* u可怕latch-up,所以把b端都接最負電源,
5 W9 @6 S$ I, y2 x3 n- v如今.18有這樣的製程設計,是否表示可以把sb端相接 ? 只要外圍有deep n-well ?
0 W6 `" E! F1 e- Z8 _有先進可以回答嗎?
3#
發表於 2009-11-24 15:33:56 | 只看該作者
Deep Nwell就是为了实现sub隔离用的
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-12-23 10:26 AM , Processed in 0.150000 second(s), 17 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表