有關於spectre(沒有其他的tool)上用verilog-a作reliability simulation

babula

請問板上大大，
8 t- R7 x0 D/ J3 B  l2 x小弟現在想要用利用verilog-a module,
把 model card 的 某些 參數作 time dependence的變化，
) J5 v+ |3 u0 e; }$ p- M5 |2 F在跑暫態分析時，希望在跑的同時可以因此看到 參數隨時間變化 ,對電路output的影響。
! K2 ^' N. A& R) h4 H- I& [算是作reliability simulation。
& H8 S9 I: g; A9 O: @0 n4 \6 ]可是小弟自己試了一下，用verilog module去refer to builded-in device model
在跑暫態分析開始前就會把model參數讀入，然後就跑到分析結束，似乎沒辦法讓它在
中間有變化。至於直接用behavior 的方式，由於equation的參數太多了，變成我要
3 U/ F2 h! w3 i+ t- m把model card的參數一個個直接key in ， 也沒法完全和內建的model一樣所以就先不
考慮。不知道板上大大有沒有idea，謝謝

_Ryu

要是我的話，我會試一下用clock信號來觸發。
例如，對clock計數，同時改變參數。不過這不是連續的。

chungming

嗨  大大您好
5 _8 e; I& h9 Y, {6 w您的想法非常有趣哩
我在模擬電路也常遇到這種狀況
希望參數可以隨著溫度變動且做tran的simulation
不過一直想不出來該怎麼做

就我所知spectre或是spice要做tran分析時
spice會將元件以"大信號模型model"取代
, ^3 O: h$ M7 y這時model card的參數會被帶入到此模型中
然後依此模型做時域的分析
那想當然此模型一旦被決定後即無法再以另一模型取代
想想看如果突然改變一參數帶入  則model將不連續
+ f& K1 u  S2 A# m! y不連續將造成transcient不收斂
' V+ C# |5 D% N; Y+ h3 i, R1 b亦會無法得到結果

. `" p' [3 k% D1 X8 o. E這是我的猜想啦...........
我也是一直想知道有沒有其他方法可以做到
verilog a 我用過但是不熟........
2 x( y0 z2 L+ w: D3 p" z. w3 m溫度隨時間變化在業界其實常常都會碰到(甚至可說相當重要)
/ `% U2 |# e# E  i3 j要是可以輕易達到
: e8 I: M- }2 r& X2 d我想spectre和spice沒有理由不去做
應該有它困難的地方吧~!