放大電容??

shadow600

現在在做一個project要證明這個電路會讓電容有放大效果
+ [1 C9 {+ E# }7 c可是圖跑出來op輸出那點都是一條線，也不知道hspice裡面有無直接看電路電容值的指令    (這裡lx(mos)應該不行吧...)
( Y' M1 y" p6 D+ |; H: O, F, {想請問各位大大是否方向哪裡有錯或該怎麼解決??
謝謝~
3 P. v/ ~8 ^" Q. v2 r5 w

下面是我寫的hspice code
.lib 'mm0355v.l'tt

' y1 y' e4 l! A" i.global  vdd  vss
) M/ r- u" y6 F. x0 Wvdd    vdd  0  dc 3.3
. d! l$ T3 i6 G4 ]3 J0 gvss    vss  0  dc  0

! P8 y4 f% j" X6 O.subckt idealop 1 2
Eopa  2 0  2 1 1E6
.ends
+ ?2 G0 y/ {6 f/ i! B: a
& k9 A: f+ B7 u, m' [& RR1  vdd   a  1k
7 y0 d$ `7 ]- r4 r/ T+ uR2  vdd   b  1k
5 O# B5 @) Y# Q, HC1  a    vss 1u

3 k: z, s% K# I& F- pxopa a b idealop
$ `& j! k+ H! y3 j& C) A

( m$ D: G7 Y$ g% B% i0 z8 v( Vvi a 0 dc=0 ac=1v
' r2 c+ l' z, a  k1 G3 j9 {& w0 }
.op
! O0 g  x' e  `$ F7 e; A& [6 i! _: d.tran .001ms 2ms
.ac dec 10  .01hz 100meg

9 _, c/ k; V1 Y4 d) ?( G8 [% L0 L.meas ac uint_gain when vdb(b)=0
& o: b2 J2 A( a) D7 d.meas ac phase_p find vp(b) when vdb(b)=0
.meas ac gain max vdb(b)
.dc a 0 3.3 0.01
3 w. p6 l  E5 ]* y2 {) M) u' U* ^.probe  tran vout=v(b) vin=v(a)
.tf v(b) vi
" f% H. _% ^1 i5 ?.probe   ac vdb(a) vp(a) vdb(b) vp(b)
.probe   dc v(b)
8 l, T0 Q( k9 D.end

jeffshein

這個電路我們已驗證過了  沒問題
2 \/ z* f$ s8 n8 q9 b' F建議你讓C  先充個電至輸入端的工作點
4 B# o9 C9 h/ R) ~) e  ~, D* x如此OP才會正常動作
否則OP不可能去鎖你的reference 0V

adele

求两点之间的等效阻抗，最好的就是用ac分析，用Vtest╱Itest(流过Vtest）的电流，即为两点之间的阻抗，再看实部和虚部。

其实这个题目用推导的就可以了。
1 {% m2 G* k0 h
8 G( ]6 ~9 \6 g* d这类题目哪来的，还有吗？

renzhq

被放大的電容跟理想電容的不同是什么呢？頻率范圍方面考慮？這種題目從哪里入手呢？
; t8 B% S) y- H: P4 s謝謝

seanyang1337

The simulation results you got is correct (Got straight line).
Causing you add ac source in a terminal.
/ ~" c0 x9 R5 M5 w- u9 M3 JYou should using the way how you simulation the low pass filter.
6 W* X$ m% g; OYou will see the 3dB freq. will change as you change you capacitor.
1 `$ K6 p6 i& w4 J
, B3 G- x3 p$ q* w  M) S[ 本帖最後由 seanyang1337 於 2009-10-28 01:53 PM 編輯 ]

finster

原帖由 renzhq 於 2009-10-28 10:08 AM 發表
9 o& o; I3 k: G$ D被放大的電容跟理想電容的不同是什么呢？頻率范圍方面考慮？這種題目從哪里入手呢？
& [9 l1 ?1 N3 v% J謝謝

, q5 A/ U1 u) v- H0 P


這種應用一般來說都是用在需要採用大電容,而且是on-chip的情況
9 N& G' w0 S( V# D如PLL,或者PWM DC-DC
因為這類的電路需要極大電容
2 a6 y2 c8 ]% I  D而為了節省電容面積而衍生出來的技術

adele

增大了C，减小了R，又有什么用？
增大了C，减小了R，又有什么用？

mayluli1981

那請問依下這種技術能否運用在Sample and hold 電路的Ch方面

jesseyu

This circuit is quite strange, however. When we're trying to increase the capacitance, the so called ESR will also increase.