Dear all:3 G0 k/ [ }2 d; Z ?$ E+ k
在量測 ring PLL時候 , 都是注重 Short term or Long term jitter ? ! W* H! Q* {) b$ s9 l 7 `9 J3 d: ]! Q" C# m! W; h 9 r, o J1 u8 ]; \- U G/ u4 c thanks
初次回答問題,希望對您有幫助。% u$ k) v" h( k* d7 k# q. M$ s
short or long term jitter 都是代表PLL的特性,應該是說都要注重,6 ^3 v: {) p" P F; m
真要說注重誰,就要看所要應用的地方,舉例說明:( x9 y; {/ v& n }2 i6 g. K
如果是用在 logic 的 flip-flops 使用,因為 set-up / hold time 的考量, % ~- O V; U# i* N" e$ }3 |( N5 l通常會在意前後 cycles 的關係,所以這時的 short term jitter 就影響很大,: t; o8 f; ^. i7 \$ C& X
也就是 cycle-to-cycle jitter...