一個hspice模擬的問題

jeffyoung

小弟 最近再用hspice模擬一個一級d flip flop(是用nand寫成的)
/ g. s/ c5 `/ P可是在模擬時都一直出現   **error**:  internal timestep too small in transient analysis
3 s; @: r7 X4 ], B5 k
4 h* d' Z$ b* ~% x6 T# t0 E不知道是不是我給的訊號有問題:  
.op
. ^" h. N5 p6 n4 J8 H) x.probe v(data)  v(clk) v(q) v(qb)
.tran 0.1n  50n
- }/ P' i6 L" K& J5 i' C1 Q
! Y3 x7 w; @! e- f7 X: g
Vdd                VDD!        0        dc        3.3
Vss                VSS!        0        dc        0
. ]+ O' p: g2 k
vclk                clk        gnd        pulse        0        3.3        0.1n        0.1n        0.1n        2.4n                                                                                          15n
6 X+ P4 Z% V+ H" A; xvin                    data      gnd            pulse        0        3.3          0n        1n        1n        9n                                                                                          20n
- {1 Q' p, @4 Y! C

% Y% c. Y! m4 K1 `! c, w5 m# j請各位前輩指導一下小弟!!

mywu

這可能是你這個case,hspic內部無法計算出來而導致無法收斂而無法做轉態分析,可以將.tran 0.1n 改為比較大的值如.tran 1n

m9507314

D flipflop 會出現 internal timestep too small in transient analysis:o
& j. t4 F& ]: n. p除了樓上大大講的要檢查外
  N5 }- G( `) C" s* U. v7 p檢查你的電源.global vdd gnd
& O* x8 Z' W9 [8 T* N% n我覺得你vdd 跟gnd的node好像很不一致
2 G1 R7 i, ~6 W* L這也可能會導致小電路出現internal timestep too small in transient analysis

vjc5

我認為是初始值的問題.
5 e$ w3 x: r1 C' l數位電路做模擬時, 常常會忽略
參考囉

jeffyoung

小弟 我把時間改成  .tran 50p 100n 就ok了

看來是我的時間設定的問題
. j3 \5 W+ R' b" S7 L  I' k: Y+ d
' n) K  G7 W  g! w7 h! G謝謝各位大大的意見!

zmhung

雖然你已經解決了  不過我還視覺的VJC５的論點是比較通用的．希望你試試看^^