一個hspice模擬的問題

jeffyoung

小弟 最近再用hspice模擬一個一級d flip flop(是用nand寫成的)
可是在模擬時都一直出現   **error**:  internal timestep too small in transient analysis
$ O' x7 F7 f) v3 Q" @+ X- \
不知道是不是我給的訊號有問題:  
' j: H: E2 o7 d+ q7 H6 O9 `1 o.op
.probe v(data)  v(clk) v(q) v(qb)
.tran 0.1n  50n
+ ]$ V/ J$ D" ^& O) C

Vdd                VDD!        0        dc        3.3
+ x% z; c3 e8 j4 o" o( @Vss                VSS!        0        dc        0
9 S- `8 G  q) A( ]) C, G
vclk                clk        gnd        pulse        0        3.3        0.1n        0.1n        0.1n        2.4n                                                                                          15n
vin                    data      gnd            pulse        0        3.3          0n        1n        1n        9n                                                                                          20n
( Y' v, F7 I/ L' t/ L; s
0 \$ h7 B# S5 Q9 A
請各位前輩指導一下小弟!!

mywu

這可能是你這個case,hspic內部無法計算出來而導致無法收斂而無法做轉態分析,可以將.tran 0.1n 改為比較大的值如.tran 1n

m9507314

D flipflop 會出現 internal timestep too small in transient analysis:o
除了樓上大大講的要檢查外
1 s. ^  n  d$ y' z4 u檢查你的電源.global vdd gnd
我覺得你vdd 跟gnd的node好像很不一致
這也可能會導致小電路出現internal timestep too small in transient analysis

vjc5

我認為是初始值的問題.
8 P2 U* Q+ M$ Y9 h數位電路做模擬時, 常常會忽略
# g* ]2 A7 ?+ x3 r% w# A( \, b參考囉

jeffyoung

小弟 我把時間改成  .tran 50p 100n 就ok了

8 T' H/ A, G# ]6 ~1 B看來是我的時間設定的問題
$ h: Y. s  ^  S; F# V8 y
8 a: Y, S2 t, @2 ?1 C謝謝各位大大的意見!

zmhung

雖然你已經解決了  不過我還視覺的VJC５的論點是比較通用的．希望你試試看^^