op單級放大器layout之問題？

shihchia

前幾天Layout　op的電路，在DRC執行時，發現錯誤訊息
$ a6 G7 J4 w; E0 T- y! C% }4 x5 X也問過我們學校的助教們
0 g* v0 p# w) i0 ?8 Y$ f但重新依照他們的指式在畫過

; N3 k; z, q" q+ F: ?依然還是一樣的錯誤訊息！

/ Z/ d( u7 [) v% C: c) }LATI3 {@ P-Well Pick-Up to Nmos Max Space < 20um NASD Not PPKUP}
這個問題一直指ｎｍｏｓ的那顆電晶體的問題
" c# \/ @* W. u* I# n& w' p/ Q/ w* {我也問過其他老師、他說要拉超過20um
但我不清楚、是要拉ｎｍｏｓ與電源的長度要超過２０um嗎
& x6 y  Y: S  r+ n3 a
類比電路果然難理解
5 u' A" d: J( u% Q' O
希望大家能幫幫我的忙唄！！！

m851055

其實很簡單就是，就是P-well中的P+ OD要與NMOS的N+ OD   間距   要有20um以上。
在錯誤訊息已經很清楚說是space了。try看看吧。我覺得你的教授可能誤解了，或看錯了。

m851055

try 看看畫20um的間距，如果不行在做討論...........。

shihchia

P-well中的P+ OD要與NMOS的N+ OD
& n5 f' A) A; F$ P4 m3 s3 M
這個我有點看不懂是什麼意思！
3 N: M9 A& L2 ?  w( i8 b/ b可以在詳細講明白一點嗎!!!
0 T$ S; M0 R6 C1 G" x! u
0 K* F; ^; C. D% |! D, I5 cOD是什麼意思？
/ @8 A2 I5 j6 [: T1 RP-well不是nmos的p基體嗎？

* F; l* U! t/ j% e8 H; m; f  X) y不好意思！現在還是初學者、所以有一些專有術語看不懂!!!

egg

這條是check latch-up的drc rule
是說你的NMOS在20um內必須要有body_contact(subtract_contact)
. y7 \9 h: ^% m) o4 n! o8 P20um半徑圓內打幾顆P+_contact
+ x0 q, P- R# d6 n5 `9 z就會解掉這條了

m851055

OD=Active=Diffusion
! G. E( `) b0 e" @1 H( }9 ]: R
  m3 q6 S4 O$ a" I& l* ?在NMOS半徑20um以內畫上，P+ OD(P+ &  Active)就好了。

motofatfat

應該是body or base 離的太遠
要在20UM內 以PMOS 而言 在NWELL 內
7 F1 ^+ z8 m4 o加 N+DIFF ㄉ地方

以NMOS 而言 即是 P+DIFF ㄉ地方

skeepy

LATI3 {@ P-Well Pick-Up to Nmos Max Space < 20um NASD Not PPKUP}
; k% l' u, }1 d! X' o就說明要小於20um了，怎麼會要拉超過呢？
簡單而言就是pmos用n+ring圍起來，nmos用p+ring圍起來是最保險的。

tubaaa3210

表示你的BULK   OD  離 MOS OD 超過20UM
4 I5 k' A% H' v2 C但是BULK上面一定要打CON. 且MOS OD上也是要打CON.
這就是樓上說的LATCH-UP的問題

yoyo20701

嗯~~~多謝大大講解的那麼清楚~~讓我這個門外漢~~~有更一層的了解