Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 8352|回復: 7
打印 上一主題 下一主題

[問題求助] 如何計算DAC的settling time

[複製鏈接]
跳轉到指定樓層
1#
發表於 2007-10-4 22:17:04 | 只看該作者 回帖獎勵 |正序瀏覽 |閱讀模式
請問各位大大,DAC的SETTLING TIME 如何模擬? 我所知的是用HSPICE的PWL語法來模擬,但模擬之後是要如何去計算DAC的SETTLING TIME,謝謝!
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂 踩 分享分享
8#
發表於 2012-12-13 16:31:14 | 只看該作者
thanks!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!...............
7#
發表於 2007-10-16 20:16:51 | 只看該作者
thanks..很受用...................
6#
發表於 2007-10-9 22:46:48 | 只看該作者
補充回答一下:) H" y9 j% t; ]$ E0 Y
所謂4-bit中最worse case的情況是指在一個cycle中從0000 --> 1111才是最worse的情況

評分

參與人數 1 +3 收起 理由
monkeybad + 3 很受用!

查看全部評分

5#
發表於 2007-10-9 20:11:40 | 只看該作者
不管是over-damped或是under-damped,* @4 ~, Q3 r3 G1 ^- N1 s
settling time是指從原本code的穩定電壓,
+ J- c4 e$ f/ _2 V跳到下個code穩定電壓+-0.5LSB範圍內所需要的時間,
( e2 z0 r3 d1 Q0 p9 S1 _! J也就是說, settling time之後的時間,( l2 q0 i7 {$ w- J2 g
輸出電壓一定要保持在最終電壓+-0.5LSB的範圍內.
" P  j9 m# ~7 v" j- g$ {如果輸出電壓還是會跳離這個範圍,9 k8 X$ O3 r( ?! W* C7 w
那就代表settling time還不到, 還要往後拉.  ^: r7 E1 c  R8 t/ D
5 G' D# D0 @5 i  C
用一個簡單的電阻 (R) 加電容 (C) 電路來說,
/ }% O1 Q0 ?5 [) [- X( H如果Vref = 1v, 4-bit resolution,- Q) {2 X  Q, Q- Q) |3 e0 R% }
0.5LSB = 1v/2*2^4 = 0.031v,, V1 Z% A: K+ S* t; M- o: a
如果輸入是1-u(t)(時間點0之前是1v, 時間點0之後是0v),: F# g' h/ N" x5 n9 _0 E" W
輸出就會是e(-t/T) (T=RC) (時間點0之前是1v, 時間點0之後會慢慢衰減, 最終電壓0v)
3 U8 V0 ?* ]0 P% J$ P; e7 tt=0T => out=1v- G; k9 ]& f+ I8 u
t=1T => out=0.368v# p# V# w' M" n9 x0 x8 e$ w6 m
t=2T => out=0.135v- z; m% T+ L- V# H' |5 m4 D6 U
t=3T => out=0.050v
8 ]  F. ]' Y% _, A6 p/ L. Qt=3.5T => out=0.030v
  }! i! R7 l6 ]1 ~7 o8 C+ y* B0 \, \t=4T => out=0.018v
/ E6 Q2 `6 T5 r. R3 O1 K" E. n所以settling time大概是3.5T.& m( D, x, Y, Z1 [5 d, n2 X2 p
0 P! x* C6 w* N! ?3 y7 ~
就這樣簡單的電路, 有個簡單的公式可以使用:
. Q/ C& C) n! `- P  T+ f8 xsettling time = T * (resolution + 1) / 1.4; Y  @6 ^; Z% B! p7 y
以這個例子而言, settling time = T * (4 + 1) / 1.4 = 3.5T! K# h8 I" J* o1 x6 F
n.n

評分

參與人數 1Chipcoin +3 收起 理由
monkeybad + 3 回答的很詳細!

查看全部評分

4#
 樓主| 發表於 2007-10-9 16:03:11 | 只看該作者
謝謝兩位大大的回答,大大所指的最壞情況應該是指以4bit來說是指0111~1000嗎?$ ]& A+ y8 i( @" Z; U' ]1 _
在模擬方面我也是下.tran去看輸出波形,但我點不懂的是要看所謂的1/2LSB是要如何去計算1/2LSB的範圍,範圍是指跑出來的波形經由上升時間之後,可能會有一點的突波,那是指突波效應之後穩定的時間嗎?謝謝!

評分

參與人數 1Chipcoin +3 收起 理由
monkeybad + 3 有什麼問題大家一起討論啦

查看全部評分

3#
發表於 2007-10-9 15:04:52 | 只看該作者
原帖由 monkeybad 於 2007-10-9 01:37 PM 發表
' G( b3 [! J1 Q) v) t請問你指的SETTLING TIME是說 DAC從一個code跳到另一個code的時間嗎?; t! J: @2 i9 B) _4 @
假如是的話 就是下.tran下去看就可以了吧!

7 [- Q4 N8 H4 @3 n$ N% c% `+ n$ p$ g5 M( [# N% v
同意以上的說法!7 L  R# K. i" A# b
但通常  settling time 我們會看最 worst case 的情況!- s8 G! h* `1 u9 P- I3 M
而且 Settling time 計算的時間必須到 1/2 LSB 的範圍內!!

評分

參與人數 1 +3 收起 理由
monkeybad + 3 很受用!

查看全部評分

2#
發表於 2007-10-9 13:37:00 | 只看該作者
請問你指的SETTLING TIME是說 DAC從一個code跳到另一個code的時間嗎?
  l* _2 {- k( u假如是的話 就是下.tran下去看就可以了吧!
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-12-28 04:56 AM , Processed in 0.161009 second(s), 19 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表