完備的 PCI Express 2.0 測試解決方案加入全新的 Tektronix 串列分析儀
* ^# ?) t1 C, a% x3 M! k ]6 s提供 PCIe 2.0 的最佳邏輯分析儀解決方案;提供電源管理與跨匯流排分析;新探棒讓存取更容易 8 Q/ K7 S/ K; C/ @, [& F9 X, A7 b3 h$ C
" l1 x' t. _2 E8 k p# a. y
5 A7 w% P7 |0 ]' k% s6 {) @3 F(2007 年 9 月 19日,台北訊) –全球測試、量測和監控儀器的領導廠商 Tektronix,宣佈推出全新 TLA7S16 與 TLA7S08 串列分析儀,可供進行 PCI Express (PCIe) 1.0 與 2.0 設計的測試與驗證。不像競爭對手的協定分析儀,全新的 Tektronix 串列分析儀產品,獨家提供了詳細的 PCIe 2.0 通訊協定資訊,以及跨匯流排的分析。這些擴充了產業最完整的 PCIe 測試解決方案,讓新一代高速運算平台的發展得以進行。
" w! Y- n8 c" \8 `% u! @2 }& y1 P& X. N& I7 O/ R" S
PCI Express 2.0 為電腦、儲存與通訊產業,帶來了效能的改善。主要的改良,是速度從 2.5 Gb/s 增加到 5.0 Gb/s。PCIe 2.0 最重大的驗證挑戰,是以雙倍速度擷取訊號、驗證電源管理,並進行跨匯流排分析。針對電源管理,將動態協商使用中的通道數目或「連結寬度」(多達 16 個通道)、連結速度 (從 2.5 Gb/s 到 5.0 Gb/s),以及閒置狀態,盡可能地節省電源。無論是用於筆記型電腦,以延長電池壽命,或是用於伺服器系統以節省能源,電源管理在系統中相當重要。 + q. G( W$ c$ P8 ^ F6 R& h
. ?- S* j& W+ U, gPCI Express 2.0
! ~; U+ I. s- x9 S. OPCIe 2.0 是具備實體層 (電氣與邏輯次區塊)、資料連結層與執行層的三層式架構,其連結寬度、初始化與速度協商,是在實體層的邏輯次區塊中進行。資料連結層是負責確保連結上傳的資料正確,以及封包透過連結穩定傳輸。最後,執行層負責建構要求/完成執行、執行層封包流量控制與訊息。 + i0 ^4 ]; ]+ a- _
) n4 H5 C1 S1 ~3 Z1 R
Tektronix 技術解決方案團隊總監 Jit Lim 表示:「PCIe 2.0 為設計工程師帶來一組新的驗證挑戰。驗證實體層事件的能力是關鍵,加上需具備完整的系統可視性,以找出可能來自系統中其他匯流排難以捉摸的問題。這需要能透過所有動態變更狀態,擷取 PCIe 訊號的測試設備達成。全新的 Tektronix TLA7S08 與 TLA7S16 串列分析儀,是進行 PCIe 1.0 與 2.0 設計除錯與驗證時,最佳的邏輯測試解決方案。6 p0 E- w9 v( d0 B7 s' B
1 M8 S; G- O# U; o; g4 K" H, B除了串列分析儀外,也推出全新的 P6716/P6708 中途匯流排探棒,及預先推出的插槽內插式探棒,以進行 PCIe 2.0 所有層級的測試與驗證。插入 Tektronix TLA7000 系列邏輯分析儀的此一全新分析儀,新增了進行通用訊號除錯並建立關聯的功能,以及其他包括記憶體與電腦處理器的系統互連。 5 |* C- M. D& {0 V) v) R* ]: i
5 ~- `& `9 \+ a/ k( F: A, qIntel 公司技術提案與產業行銷總監 Jim Pappas 表示:「產業開始 PCI Express 2.0 供貨並預計今年稍晚時候將推出產品與平台。若要持續獲得 PCI-Express 2.0 方面的成功,能夠確保適當運作與互通性、功能強大而完備的測試工具,是重要的因素。在提供 PCI-Express 2.0 產品時,Tektronix 廣泛的套裝測試解決方案,扮演了關鍵角色。」" v6 I4 [: L: ~! W6 V; I. x
3 C0 M% M+ r, t- d! p. i: U電源管理1 H" ?4 L) i0 W Q' B2 T
PCI Express 2.0 連結寬度與速度協商,需進行實體層的邏輯次區塊除錯,不像協定分析工具,邏輯分析儀器能夠在實體層中提供詳細的資料。全新的 Tektronix TLA7S08 與 TLA7S16 串列分析儀,可分別擷取 x1、x4 或 x8 連結。雙向 x16 連結使用兩台 TLA7S16 串列分析儀。
1 n' I/ R6 s9 {) {% g
; z6 G# o8 Q1 r {6 dPCIe 2.0 連結可動態變更寬度 (通道數目)。例如,8 通道連結 (x8) 可變更為需要電源較少的 4 通道 (x4),並在系統需要時變回 x8。PCIe 2.0 規格也可讓連結速度動態變更為介於 2.5 Gb/s 到 5 Gb/s 間,同時支援 PCIe 1.0 與 2.0 標準。此外,在未使用時,連結可短期間內進入閒置電源狀態。要驗證這些連結能在寬度與速度變更時,以及在電源管理狀態間來回轉換時正常運作,是相當重要的。全新的 Tektronix 串列分析儀,可獨特地驗證與除錯這些連結過程的運作。
& c2 ^& I0 Y$ x) Q' H
0 b& B5 c @6 N7 i2 R跨匯流排分析
+ V" l, d5 h) F隨著電子系統日漸複雜,設計中的並列與高速串列匯流排整合也越來越常見。在許多情況下,無法只檢視 PCIe 匯流排,就進行系統層問題除錯。一個例子就是 PCIe 連結發出記憶體讀取要求給處理器。接著會輪到處理器發出記憶體讀取要求給 DDR 記憶體。如果 DDR 記憶體讀取錯誤的記憶體位址,將會把不正確的資料傳回 PCIe 連結,並導致不正確的系統動作。Tektronix TLA7000 邏輯分析儀是唯一能夠使用單一測試平台,建立 PCIe、處理器與記憶體之間時間關聯互動的工具。
% x( _: j7 ?! _; ?- K8 q( y" W0 n' L |9 `* p
PCI-Express 2.0 探測) z1 C3 z8 i+ i4 K6 ~; B- U& H
一系列的串列擷取探棒,可讓 TLA7S08 與 TLA7S16 串列分析儀更加完備。擁有納入中途匯流排探棒彈性的設計師,將可受惠於 P6708 半寬與 P6716 全寬中途匯流排探棒的卓越電氣效能。更窄的連結寬度,可利用 P6708 機體,將電路板實際狀態最小化。 5 x/ k* B% ]* y: _
: R7 c* U# N) D2 Y9 o在許多情況下,設計時沒有考量到探棒可觸及的點。工程師通常面臨到,在 OEMs 或 ODM 所設計的平台上進行矽晶除錯,而在許多情況下,這些平台沒有探棒可接觸的點。插槽內插器是另一個探測使用 PCIe 插槽裝置的方式,像是繪圖卡或主機通道配接卡。 預先推出的插槽內插器提供 x1、x4、x8 與 x16 的連結寬度。1 N6 Y: `* p! y& z$ M
: H. p) \/ A1 K+ B2 q" }% Y完備的測試解決方案Tektronix TLA7000 串列邏輯分析儀、TLA7S16 與 TLA7S08 串列分析儀、P6716/P6708 中途匯流排探棒,以及預先推出的插槽內插器,可用來測試與驗證 PCIe 通訊協定的所有層級:實體層、資料連結層與執行層。 # f9 n% t, }3 X8 q
: }" ]) X& Q! U$ v
在實體層的邏輯次區塊下是電氣次區塊。Tektronix 為電氣次區塊提供了最強大的 PCIe 2.0 測試解決方案,包括領導產業的 DSA70000 即時與 DSA8200 取樣示波器、AWG7000 任意波形產生器,以及完整的測試軟體。這個新一代的 Tektronix 量測工具,可協助工程師應付 PCIe 2.0 所帶來的測試挑戰。這些新一代的儀器和應用軟體解決方案,構成了全新的完備高速串列資料測試平台。; i" L$ M- A& ]+ U. @8 @6 e- r2 ~
0 | X1 }3 I' y4 A! \ |