Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 22348|回復: 4
打印 上一主題 下一主題

[問題求助] 請教power on reset電路??

  [複製鏈接]
跳轉到指定樓層
1#
發表於 2007-8-3 14:53:32 | 只看該作者 回帖獎勵 |正序瀏覽 |閱讀模式
請問各位先進, power on reset電路的工作原理??
  V( \7 y6 Z7 h或是有相關的資料呢?% z9 K5 e  w0 X3 l: }/ B
Thanks!!

評分

參與人數 1Chipcoin +3 收起 理由
monkeybad + 3 參與論壇,論壇參與!

查看全部評分

分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏1 分享分享 頂128 踩 分享分享
推薦
發表於 2007-8-3 16:39:22 | 只看該作者
Power-on reset have two tasks3 }6 G3 B5 d- Z5 x4 P" y, N; \. r2 A
1. Ensuring that the processor starts at a known address.
- C" X- H6 R! ^5 d2. Hold the reset signal until three events have occurred: * k+ F2 I6 I, w/ }
(1)the system power supplies have stabilized at the appropriate level;
7 t: R' C& J/ f; S: V' K* D(2) the processor’s clocks have settled;; J# i, Y& @* ?* @
(3) the internal registers have been properly loaded
# A: f) ~6 V* v: C# h6 {
) u, k3 d) o! T, y電路設計難度在於通常要求非常省電(<3uA) 而且在切換電壓要求越來越低時會越來越難設計 4 T2 J0 ], n4 L; S0 d  c8 O" G
以前舊的架構是用R C去做delay # P" I8 N8 \9 J2 S( |1 }) O) i+ w
在比較現代的IC是用OSC Clock做delay 假如在配合DFF就可以做switch debounce- ]9 e8 h# j1 t2 Q0 @3 n
立琦有出一顆RT9801A/B 可以參考一下 另外MAXIM也有出相關的也可以參考
3 A5 w- k! g" _+ }# U* G. i; t: g8 ?( V! Y$ g  w6 `
我以前有設計過一顆 但是我是看很多家的datasheet自己拼湊的 # B/ g& j0 V( i4 }" h- t
雖然規格不是完全符合但是還可以用 $ r8 j4 R+ G4 O$ I9 {9 z
至於真正的電路是怎樣弄的還請有經驗的人提供一下意見吧2 I4 X1 n! x  K- G4 Y; U' Y5 K% B

. t1 }: }& A# t大致上我的電路原理是這樣
6 y9 y# v+ [5 t基本上就是 先產生一個參考電壓 通常是用bandgap去做5 V/ H+ Q6 J) l
然後在把輸入電壓接到很多個串聯電阻做分壓0 \  N6 G2 v. N" |# |& o
然後把電阻的分壓與bandgap電壓用一個比較器做比較 得到一個trigger的信號 . t* {2 G( J" l: S( M! }0 n
這個trigger信號經過一個delay機制 delay機制是用OSC震出一個clock還有經過一連串DFF來達成delay的效果
# X% l5 j$ g0 ~2 g然後系統在剛開始Power on時就會送一個reset的信號
6 C. n" e$ H* ?5 ~& O2 r現在用這個trigger信號去把reset信號鬆開 (用邏輯閘去做運算就可以了)
+ D' L0 O; [) }* A; `也就是原本強制reset的信號可能是low 現在經過一段時間鬆開後便為high 然後系統就開始正常的工作了3 ?6 W9 E+ h" R
) |7 A, }+ H. u; f
另外還有切換電壓時要加一些類似遲滯電壓的電路 以免電壓有noise或是不穩忽上忽下 reset就一直在那邊切來切去* Y+ ~; y. O5 G6 E/ H9 O( Y
) T$ ~: M3 a+ w7 |5 f
[ 本帖最後由 monkeybad 於 2007-8-3 05:01 PM 編輯 ]

本帖子中包含更多資源

您需要 登錄 才可以下載或查看,沒有帳號?申請會員

x

評分

參與人數 1 +5 收起 理由
henrychu + 5 Good answer!

查看全部評分

5#
發表於 2011-10-5 18:17:01 | 只看該作者
回復 2# monkeybad
- _$ H9 g/ @8 J- c' W' ~$ X1 G( D& V) v- B, W
, L/ C  K  q6 |: ]
    請問您的"遲滯電壓"circuit怎麼設計?
4#
發表於 2007-8-5 21:50:13 | 只看該作者
補充一下我們自己的作法
" E7 X5 p" g  K- h: E3 c我們也是用R-C的方式來作,不過,是用diode-connector 的MOS R和MOS C作R-C
* u8 s+ Q  e7 W* r另外,我們不用inverter,而是用schmitter trigger(中文該是翻作史密特)來取代inverter,因為Power ramp的時間在不同的系統下會有所不同,而且Power noise也是無法確定的,故而用schmitter trigger來製造出一個window,使得抗Power ramp noise會有比較好的效果2 b8 X( @* l; G" N& I
再來,因為使用R-C,故而schmitter trigger的input端並不是最高電位,會使得schmitter trigger在Power supply穩定後有current在消耗,為了避免這個現象,我們會在R-C的連接端用一個weak PMOS,當Power ramp未達穩定時,這個weak PMOS為OFF,同時Power-on-Reset處在reset的情況. _- I9 e+ T2 L! R; f5 O
在Power ramp檼定後,Power-on-Reset處在off的情況時,weak PMOS為ON,讓R-C端拉到最高電位,使得schmitter trigger不會有任何current在消耗

評分

參與人數 1 +3 收起 理由
monkeybad + 3 多謝補充!

查看全部評分

3#
發表於 2007-8-3 18:29:12 | 只看該作者

回復 #2 monkeybad 的帖子

哈哈  說的很清楚唷!!8 `6 A9 c0 e5 ?8 C
不過以上的電路都相當的複雜!!
( ~' }5 \: D8 N6 O/ D若是  IC 內部所需要的 Power On Reset 電路!!
& V, ~5 Q* V" r( d( ]# W0 Z通常是簡單的RC充放電加上 有遲滯的 inverter 就可以唷!!0 k" z: M2 \" p+ N
這個  只有在 Power On 瞬間才會吃電  其他時候都不會有電流!!/ Y* [, v" o  L3 T" C0 s
我想  如此應該就夠唷!!& @- j: z$ |( R1 K9 q3 m# T
不需要太精準的電壓轉換值和精準的 delay time 的時候非常好用唷!!7 T9 z9 S4 k( S2 n
1 h' q4 `2 d* q1 V
至於電路!  trace or 找人家的 patent 就非常多多唷!!

評分

參與人數 1 +3 收起 理由
monkeybad + 3 多謝補充!

查看全部評分

您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2025-2-22 12:33 PM , Processed in 0.178010 second(s), 27 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表