請問ic design及layout的分類有那些

君婷

我從書上得知ic design分full custom,semi custom。
而學校教的是full custom並且這是偏向於往analog design，至於semi custom可分programmable device,standardd cell,  gate array。
另外學校教的vhdl 使用fpga分類在programmable device 部份，而ic layout只知分成analog,digtal,混合,rf 4種領域。
, E2 H  \$ T* O7 L* z8 z( H6 e現在小妹想請教一下ic layout如果應徵的公司是作digtal layout，是不是變成使用fpga裡apr的功能自動佈局? 即非學校所學full custom的方式來一條一條的畫layout?
還是不管是畫什麼領域的layout，所用的軟體皆是業界常用的 如laker,cadence等，只是畫digtal layout時 其中使用到apr的功能來輔助?laker,cadence有apr的功能嗎?
還有ic layout除了小妹所說領域外還有那些嗎? 因為我聽老師說有學姊 先學完了analog 然後換公司學digtal 接著又換公司學混合，最後目前又跳去學RF，所以小妹想知領域有那些 及使用的工具差異性在那?或是同樣的工具 但佈局方式有何差異呢?
( |% F$ O5 F& Y" O謝謝^^

sjhor

Tapeout? 翻譯?
這個  可能要 LKK 的人才會知道唷!!
讓我說一下歷史吧!!
  R, }  F; I/ U7 X/ j7 J5 Y以前網路還不發達的時候!!!  就有IC layout 了!!!
在當時 .db file 完成後!!  要將這些電子檔送到光罩公司去!!!
沒有網路!!  只有磁帶機的時候!!
4 U0 D! [; o1 {, C7 [所以  要將這些 .db file 上到 tape 上然後 out 到光罩公司去!!
. s% l; H# L8 p% P這個動作!! 當時的 " layout engineer" 叫做 "tapeout"
; Y6 k: s# ]; t& S# m+ d所以  這個名詞  沿用到現在!!
# q, D; ]+ C0 I! r& D1 w所以  可悲否?
7 Y! i4 `& N7 u" o高科技使用的名詞都沒有進步說!!

semico_ljj

“挑戰是現在缺乏 nano meter litho-aware layout tool, 你不知道你畫出來的東西
; ?0 W: Y4 w. B6 x在做完光罩之後變成什麼樣子 你以前學的東西通通不能用了
不過好在轉到 45nm 的 analog layout 在台灣還很早
”45nm真的有这么恐怖？

semico_ljj

"做一做就跳然後自以為學到東西這種心態頗要不得，這也是台灣類比還差人家外國差的遠的原因。國外老字號的公司的人，那可是用一輩子來研發的，我們三五年就想要幹掉人家那是談何容易。"有理！

HZ徐

聽一聽各位的意見之後, 覺得受益良多之外,另外有一些感想,我覺得教育下一代的教授與老師要負起一些承先啟後的責任,並要積極的成為業界與學術界橋樑的工作,不然在學校的學生們或是即將畢業的準工作者,對於整個業界與工作環境生態與使用工具只知其一不知其二,便會造成很多學生根本摸不清楚自己到底在學什麼,或是學了這個要做什麼用? 基本上發問者的疑慮很多是老師必須解釋的,而不是回答不清楚或是自己問,當然培養學生找答案是很重要的!但是完全不會帶領方向的老師也是很糟糕的! 台灣的教育與師資淘汰制度需要更嚴謹執行才行,不然誤人子弟可是會拖垮這個領域的人力資源的!  以上 請指教! thanks.

wxyz666

原帖由 ianme 於 2007-6-22 11:21 PM 發表
! i) U+ h& c; |+ D2 `像你學長姊那樣我不認為很好，Analog跟RF沒有個數十年學的到很精深?我個人學analog兩年多，我覺得我還淺淺的在這邊摸過，世界之大之博大精深，豈是短短的數載寒暑可以得窺?全世界不知道有多少高手有多少能人異士在這邊努力，人家都職業的，吃飽沒事幹就開始想要如何才能更好。在這領域打滾心態就要正確，是超越自我不斷追求極限，接近完美；不是與人相較，比看看誰比較好，換個角度看就是比誰比較爛。很可惜設計產品就是有跟沒有，差一點點水準都不夠。比較的角度要朝向自我，明年的今天妳能比今年多多少能力與結果，這才是重要的。做一做就跳然後自以為學到東西這種心態頗要不得，這也是台灣類比還差人家外國差的遠的原因。國外老字號的公司的人，那可是用一輩子來研發的，我們三五年就想要幹掉人家那是談何容易。

她指的是IC的LAYOUT喔，不是IC的DESIGN，Analog和RF要互跳也不是一件容易的事

" L% ]) E8 d# i1 |6 n還是高速的數位IC還是會走　FullCustom 流程

yytseng

另外回覆發問者
laker 和 ic61 中的 APR 功能
4 I4 G9 L- {5 \' ?& j 只提供 digital cell counts < 10K
而且 缺乏timing constraints
3 T0 e: r' A; h$ C1 \
因為它內部的 router 是 shape based, 要處理 APR 動輒 million cells 的情況目前機器能力是沒有辦法的
6 d; X. Q! m5 l( F* d 而且...65nm的 rule 還沒 support

yytseng

full custom layout 在於熟練+經驗
- F7 L0 H/ G8 O9 r挑戰是現在缺乏 nano meter litho-aware layout tool, 你不知道你畫出來的東西
9 b5 [  _$ [) M8 k% L5 u在做完光罩之後變成什麼樣子 你以前學的東西通通不能用了
  u; M& ^3 k0 u  @1 W& {# ^: d# R不過好在轉到 45nm 的 analog layout 在台灣還很早

digital layout, APR 在於觀念+解問題
挑戰是現在缺乏完整的教育訓練,以及完善的tool
# C' o+ ]! J: q% B% f, t有幾間台灣的公司已經轉到 tsmc65 對於這段期間做 APR的人會很痛苦
# A6 t2 A/ m4 K" s. x
/ B* V$ s- q5 ~& d如果自己學習能力不是很好,眼睛手腳還ok的話,選 analog layout 比較好
做 APR 不是操作tool 那麼簡單的,舉例來說,我用過的tools你可以數看看有幾種
- _+ R  k5 h, P. l6 s& bdesign compiler, physical compiler, astro, ic compiler, tetramax, vcs, rtl compiler, encounter test, soc encounter, conformal, virtuoso, ncverilog, ic61, laker, verdi, blastfusion, fastscan, calibre, primetime, cts, apache, celtic, fire&ice, starrc
+ V) _) h: s9 ^3 u1 B% D/ v
光是manual 和教材,可以堆的比人還高了....

yhchang

現在想要開公司難度越來越高
如果是下.35um製程
& w- U- }4 ^; E/ i, n5 H下線一次全部的光罩費用也要兩三百萬
7 f+ C" n7 \, m: ?' Q1 @就算你資本有一千萬  扣除人事成本  也只能給你玩兩次
  \# g0 O) H4 T& b1 b" `% D
如果是更先進的製程
3 \' T7 Z7 W8 Y! N% N比如99奈米 那就更貴了
2 r& T: B# `5 y1 vTAPEOUT一次就是兩三千萬不見了
$ ^8 P$ R+ n2 \% n( z* ]3 |所以開公司之前要先想清楚  有沒有辦法冒這樣的風險
公司的人才素質有沒有辦法讓CHIP一次就成功

# P' `4 ?0 U4 S4 {  F6 h更重要的是  就算IC WORK也得要有客戶要
能量產才可以開始賺錢
! g7 O* e3 ]3 C& z3 q1 R+ ]公司不一定能撐到那個時候

shmiyi

其實TAPE-OUT 是指 設計者 交付給製程工程師的一項作業 , LAYOUT佈局不只是要驗證過而已
( ?9 w9 @( O' I/ l! d) ]* {6 u製程方面也有製程上的限制 ,當這個CHIP有問題的時候 , 也會迴流 ,
I/O PAD 是不用畫居多 , 反而是旁邊連著ESD元件要多多注意了
APR現今都用在數位部份 , APR有獨立的專業軟體 可以繞出整塊方形的數位電路
至於要用多少數位電路 還是要看design , 只有一點點還是要用手劃

amanda_2008

哇，大家懂得好多哦！！！！！！
* g: i% c: Q' v/ T6 U7 s                                                                              
看来自己真的要多学习，进到一个圈子里，如果连圈子里的东西都了解的不全，
/ G6 E/ \: U2 d2 k  Q                           
. v1 E# r& e1 M$ @也真说不过去！

ianme

承先啟後，經典的東西何必再改?搞名詞那沒什麼意義，不變的真理還是要腳踏實地。這樣的名詞也突顯了IC Design的進步與血淚。

ianme

cell的部份不見得是Fab廠提供的，只是泰半單位沒這能力自己搞出來所以就直接用。有些比較有能力的單位就會自己做，其實也不用太多人，反正那也只是做做苦工，只消一個學期找個班級分派一下，每人弄個一個，很快就會有整組的東西可以用。

Full-custom指的應該是依照需求完全量身訂做的，從無到有。類比電路才比較需要這種方式，類比要做系統不好做，但是不表示類比就沒有用途。真的IC Design個人認為這才算是。這上面要探討的問題是很多很多的，思考需要非常慎密，國外的類比工程師是做一輩子的，我老師說過，一個好的類比工程師需要培養至少十年。類比需要的是實力還有不斷的try error得到的經驗才會慢慢有所成長，絕非tool玩玩就可以搞定。也因此比較難學，可是相對來說待遇也比較好。不過付出的心血不是旁人可以想像的。

Semi的話指的是利用現有的半成品，也就是眾多公司推出的PLA、PAL或是FPGA、CPLD來去完成你想要的電路，在這上面的話因為數位電路比較沒有實現上的難度，所以這邊數位電路較多。數位電路著重在timing issue，只要不要有meta的話其實怎麼設計都不會沒有功能，當然這是指比較低頻與一般類型的，在這邊的tool發展眾多，這好像不太需要什麼時間精通吧?基本上就是照表操課，難是難在裡面要設計什麼電路，也就是System Level，或是比如比較偏向計算機的問題方面的東西，過程根本沒什麼難度可言。基本上資料非常完整，只要照做就會有東西出來。也就是說"取代性高"。
& y4 Z9 t6 l$ F- Q( s' h
& W. @: V7 ^/ B/ U類比電路也是有類似可規劃的元件，只是應用上很少很少，所以這兩者是以實現方式來區分，並非以數位類比來區分!

. S- r6 g- ~( _9 g6 B$ ^君婷，雖然發問是好事，可是問多了代表沒有思考，也沒有自己動手去找，你問的問題我覺得有這空間可以自己得到，討論歸討論，還是要一步步去規劃自己去磨練自我才能達到目標。如果妳要走類比，那光在這邊問是不夠的，還是要回歸到學校裡面回歸到理論基礎面，再配合長期的實作，才會有所成長，如果是數位要熟析tool操作的流程，還有要著重在系統層次還有state machine跟timing issue上。像你學長姊那樣我不認為很好，Analog跟RF沒有個數十年學的到很精深?我個人學analog兩年多，我覺得我還淺淺的在這邊摸過，世界之大之博大精深，豈是短短的數載寒暑可以得窺?全世界不知道有多少高手有多少能人異士在這邊努力，人家都職業的，吃飽沒事幹就開始想要如何才能更好。在這領域打滾心態就要正確，是超越自我不斷追求極限，接近完美；不是與人相較，比看看誰比較好，換個角度看就是比誰比較爛。很可惜設計產品就是有跟沒有，差一點點水準都不夠。比較的角度要朝向自我，明年的今天妳能比今年多多少能力與結果，這才是重要的。做一做就跳然後自以為學到東西這種心態頗要不得，這也是台灣類比還差人家外國差的遠的原因。國外老字號的公司的人，那可是用一輩子來研發的，我們三五年就想要幹掉人家那是談何容易。

9 `8 _7 p- o5 T9 O4 d3 ~* R4 y/ C[ 本帖最後由 ianme 於 2007-6-22 11:40 PM 編輯 ]

jinwar

小的Digital APR 可用Cadence的Enconter http://www.cadence.com/products/ ... ncounter/index.aspx
/ }6 [6 y6 l& }# BMillion Gates以上可用Magma的Blast http://www.magma-da.com/c/@PQXsfbl.ZSAao/Pages/blastfusion.html
但synthesis 做最好的還是 Synopsys 的 DC http://www.synopsys.com/products/logic/design_compiler.html , 如果要Best-in-class timing, area, and power QoR, 選它準沒錯.
( M) q8 d/ H: }# W6 |STA和DFT, PrimeTime http://www.synopsys.com/products/analysis/ptsi_ds.html 和 Tetramax http://www.synopsys.com/products/test/tetramax_ds.html也是首選.
$ y8 t3 w& @2 Y3 L. x
, o* {% O% B" H$ f* H- v不知學Candence的Virtuoso(含Assura)和以上的APR tools, 那個要花多點時間?

[ 本帖最後由 jinwar 於 2007-6-22 01:56 AM 編輯 ]

jianping

我的經驗喔∼∼∼一開始新生是到公司當啞巴跟耳聾，因為他們說啥我都聽不懂也回不了話，再來就是當啞巴但不是耳聾，因為我聽的懂他們講的英文專業名詞是什意思，但我回不了話講不出口，最後到現在的我不是啞巴也不是耳聾，並且我在公司講的話中∼∼如不插入一兩句英文，好像顯不出我專業的樣子，哈∼∼你說我虛偽嘛？？？那我告訴你∼∼∼園區工程師都是這樣的。
所以∼∼∼不用怕，先進公司操一下∼∼大概一兩年你的話中也會三不五時插入一兩去英文，不然你會覺得你好像在講火星話∼∼人家都聽不懂，唯有英文專業名詞人家才聽的懂啦！！

君婷

哈哈原來只是將case結束到送去光罩這動作 如此稱呼，但是談到專業名詞 ，若有天有機會進入工作學習，而帶你的前輩都用專業名詞英文來帶你時，我怎查英文名詞的解釋? 我知道不該去記中文翻譯 因為每個人可能翻的不同，但要知這英文名詞 是指什麼 作什麼? 問過老師 居然說沒得查@@
請問大大你們的經驗 是如何處理地  請說說唄><

jianping

Tape-out是指IC設計公司整個案子確定結束，要送出去開始作光罩，那∼∼∼那時間點我們就稱為TAPEOUT，那時也是整個團對最開心的日子，有的人甚至會在TAPEOUT前一個星期開始吃素，呵∼∼∼
! Z3 N3 `0 p6 XTAPEOUT翻譯是什？？其實我也不知，但我建議您∼不要什都翻譯，有些字詞翻譯後∼人家反而聽不懂你在說什。
- \- [" B1 t$ H3 D9 O5 _3 K* |9 GLAYOUT工程師在TAPEOUT後是不是就結束了，其實也不一定，也許你們公司還會要你看光罩（JDV）Check your MASK，甚至IC出來有問題，需要作FIB等等，你是不是完成工作，應該是取決於你會多少東西，IC出來要打ＥＳＤ∼∼不是每次打都會過的，如果不過∼∼∼那這方面LAYOUT可能要檢查一下並提出一下自己意見，因為貴公司可能會把IC拿去作分析，你可以到宜特公司網站看看∼∼你就知道有很多東西可以玩的。
' B1 ]2 g9 P4 ?1 u也許∼∼∼貴公司有時需要『參考』一下其他家的IC，那你就要會看照片，也就是逆向工程∼∼∼你的工作是不是結束了，應該是取決於你知道多少，多知道一點∼∼你就會多累一點，公司也會多一點工作給你，你的休息時間也少一點∼∼  ^_^

君婷

謝囉!
' f5 L, n3 F/ x& l$ q6 C5 n9 g1 E大略了解數位與layout關係較不大 ，另外可請問一下tape-out是指什麼?曾聽說稱為 光罩設計完成。
1 o4 w. j9 W  e! c& v但仍不清楚 解釋及中文翻譯其名稱為何，而vlsi概論也沒寫@@
2 Z# ?6 ?! r' a7 u. elayout工程師不是只是作到進行stream out轉出GDSII檔及verification report 後交由晶圓廠不就完成工作了嗎?

finster

嗯~該如何說呢
( p7 O& C) r+ C9 K' o工程師有分類比和數位兩大類
其中類比工程師使用的tool絕大部份是SPICE,在layout方面較為直接關連的則是Fully custom layout
" _; k/ s9 N% l+ M! u/ I6 g而數位工程師則是使用Verilog
其中類比和數位有一個很大的不同是數位除了在用Verilog(VHDL)模擬function和timing外,還可以使用FPGA來作實體的模擬,至於FPGA是什麼東西,解釋起來有點麻煩,它算是一種實體的gate array,數位工程師在用Verilog(VHDL)寫好code之後,驗證都沒有問題後,在作whole chip的APR之前,通常會先作FPGA驗證,也就是將Verilog(VHDL) code實際用FPGA來驗證,看看其function和timing有沒有問題
所以,FPGA和layout工程師完全沒有任何關連,FPGA純粹是數位工程師要會使用的眾多tools其中之一

( p/ M$ v" E% [+ h& ~% R再來要說明一點的是
5 A9 h! E6 I1 D) T+ ~Fully custom layout和類比工程師有很密切的關連,因為類比工程師在作完pre-sim之後,是交給layout來完成電路layout,然後layout工程師在作完LVS,DRC,ERC,抽R-C之後,交給類比工師作post-sim,都沒有問題後,也許會直接tape-out,又或者交給APR作whole chip整合
3 U% U1 \% G3 x而數位工程師則和APR有很密切關連,因為數位工程師在用Verilog(VHDL)驗證完自己的code後,然後作合成,再來則是交給APR作whole chip layout
所以,類比和數位兩者在使用layout資源上是有所區別的
故而一般的layout工程師也大都分成 Fully custom layout和操作APR的layout 工程師,不過,一般都是總稱layout工程師,只有在細問下才會區分是什麼種類的layout
1 h, H; |; R& G+ b
最後,Fully custom layout和APR基本上都是使用同一種tools
: V1 ~1 r- N9 E/ ^* J: C5 ?2 t只不過,Fully custom layout需要用手工來畫電路元件,而APR則是將數位工程師寫好的code利用tool來作的whole chip layout
用簡單一點的說法
) ~( ]& r) e. `! k" Y5 }. ~: nFully custom layout要用手工方式將類比電路畫出來,所以需要很多layout技巧及方法,通常這些都需要經驗,而且要花不少時間
$ B4 P0 h1 Q7 rAPR,幾乎都和數位工程師有關,本身並不太需要有電路的觀念,同時只需要一些最基本的layout技巧,操作APR幾乎都是背指令,背流程,重點在操作APR tool,不過,在作APR的過程中,時常需要一些如何使APR繞線時間縮短的經驗
' n6 T/ D' |2 F2 e. Q學校通常只教Fully custom layout,至於APR方面,就我所知學校方面絕少有這方面的課程,而且APR只是要會操作tool,所以學校方面甚少花心思在這
, J" z# E, c7 J3 ?9 b
* j1 L, H2 i/ f' v" e大體而言,Fully custom layout需要有一定的layout背景才比較容易上手,而APR就比較不會去計較有沒有layout觀念
至於Fully custom layout和APR那一種比較輕鬆,我覺得是見人見智
不過,就我自己的觀察,Fully custom layout雖然要花不少時間,不過,它是畫過一次之後就沒有較多的後續問題與tool操作
而APR若是沒有一些小技巧的話,時常要來來回回作同一個動作好幾次才能夠完成,如此一來所花的時間就比Fully custom layout來的長

君婷

你好
7 u9 {8 R& o/ S- _1 d" p, p聽副版主如此的說明，小妹想請教一下對於digital layout ，使用的tools並非用analog的tools嗎?
如FPGA...
因為我也修過FPGA使用VHDL來設計IC的課程，但這是只要會寫程式就好，電路圖 佈局都幫你作好了 及電路合成。
digital layout有用到FPGA嗎?或是所使用的軟體工具有什麼? 另外學digital  layout 好像比analog輕鬆耶?
麻煩你一下囉^^