關於ucf file

handwin

最近遇到一個問題     寫了一個簡單的除頻器   然後輸出四個波型    功能驗證  ok
* U) ?9 y. c$ h) a" R) v但是如果我先assign pin location 的話     合成及實做後的時序驗證  就會沒有輸出
反之   我不assign的話   讓ISE自行去實作      則 時序驗證就會通過      
# w0 c. D7 O" a3 f% k; u請問這會是什麼原因       新手一個      謝謝大家幫忙    對了  我的device是  
spartan3 XC3S200 TQ208

handwin

不好意思     忘了po xc3s200上  我assign的腳位了
8 Q* O4 N7 j) N- ^" o0 C& B+ e$ i/ n
& n8 M5 S* L# G( a1 H6 p8 J#PACE: Start of Constraints generated by PACE

' J7 c3 H  W+ m! z# e5 B# _' f4 P#PACE: Start of PACE I/O Pin Assignments
; s/ ~1 J3 p. [! {2 Y1 _NET "CLK"  LOC = "P105"  ;
NET "CLK_N"  LOC = "P97"  ;
NET "CLK_P"  LOC = "P96"  ;
NET "RESET_B"  LOC = "P104"  ;
NET "RST"  LOC = "P100"  ;
8 U1 F+ W' ]8 i/ f& ^* }" n8 xNET "STV"  LOC = "P99"  ;
/ d/ @, g  {# t! L, o( I7 Z
2 ?8 ?$ w3 A/ r#PACE: Start of PACE Area Constraints

2 _+ }9 W, C  e" ^" r8 Y: f#PACE: Start of PACE Prohibit Constraints
2 [' C2 c- `: P9 i
. a" B! _6 ?) a9 ]; \#PACE: End of Constraints generated by PACE

handwin

不好意思     忘了po xc3s200上  我assign的腳位了
/ s, n, `/ b1 ~8 @1 n. I
' `% ~" q: G  g) v3 O3 g#PACE: Start of Constraints generated by PACE
( [) T5 }' v9 W- n3 w
#PACE: Start of PACE I/O Pin Assignments
# s) C' Z/ `( e! D" j" |, vNET "CLK"  LOC = "P105"  ;
  U+ _3 }4 t0 ^NET "CLK_N"  LOC = "P97"  ;
NET "CLK_P"  LOC = "P96"  ;
. _! B4 I$ ^( \) B$ RNET "RESET_B"  LOC = "P104"  ;
/ g7 n; S; j4 vNET "RST"  LOC = "P100"  ;
, c- U3 n7 z; w5 \NET "STV"  LOC = "P99"  ;

8 Y, k3 P4 C) Q2 Q3 h9 F0 |#PACE: Start of PACE Area Constraints
' N. x  u- N: r
#PACE: Start of PACE Prohibit Constraints
$ n) E& f+ N& q
#PACE: End of Constraints generated by PACE

handwin

謝謝兩位大大的協助     問題已經解決了       是我自己沒將全部訊號給reset  改了以後   post simulation就可以過了

但是又出現另一個問題,    我在上述程式燒錄在spartan3 XC3S400上     用示波器看  結果都沒問題

0 {! e% ]' I9 E: f* o  @( H/ e9 A6 c( o不過當我將程式環境改在spartan3 XC3S200上   可以合成也可以實作    但是做 post simulation  就又出現上述訊息了  還有我沒有下timing

% l3 `3 G+ t% w4 s& f& pconstraint  我的ucf如下

#PACE: Start of Constraints generated by PACE
; t, e# u$ j- d' d/ t
#PACE: Start of PACE I/O Pin Assignments
" v/ D; ]1 i; N( j! D! S2 {NET "CLK"  LOC = "P155"  ;
NET "CLK_N"  LOC = "P149"  ;
NET "CLK_P"  LOC = "P147"  ;
7 {% r2 d, j& `5 U2 \- d# ]NET "RESET_B"  LOC = "P152"  ;
NET "RST"  LOC = "P144"  ;
NET "STV"  LOC = "P141"  ;
7 M7 v7 k9 N0 W9 i* b
+ g: ~  M' J1 N, A  m6 j1 i#PACE: Start of PACE Area Constraints

#PACE: Start of PACE Prohibit Constraints

& T; u6 l& L2 U. u( Z#PACE: End of Constraints generated by PACE

) F, m4 {. C, {8 _; `8 z+ _順便請問一下版大   您說的pin assign到同一區是什麼意思    因為我必須將接腳都assign到rsds接腳那邊  不知道這有影響嗎?
                                                                                                                                    
: F9 A2 n2 H8 p# l: x謝謝
; m) {$ Z+ r3 q; l2 x3 k
" T" n6 V) z+ [[ 本帖最後由 handwin 於 2007-5-25 10:52 AM 編輯 ]

jason_lin

最好是把UCF file貼上來看看^^
+ l. a4 e1 p+ F這樣比較好找問題,看起來是Timing的問題,要知道你怎麼下限制的.
- `0 p" y9 d) v/ ]5 j# }' H

masonchung

請確認一下自己assign 的 pin location 是否在同一個區域
' L3 T- f1 s. O$ x9 Z2 K2 ?看起來是 setup time的問題

handwin

不好意思 剛剛忘了列出  時序驗證的錯誤訊息
% i- i$ T5 G3 |8 L9 N0 @4 M
# ** Error: C:/simprims/X_SFF.v(94): $setup( negedge SRST &&& (srst_clk_enable == 1):20004899 ps, posedge CLK:20005139 ps, 990 ps );
#    Time: 20005139 ps  Iteration: 2  Instance: /stimulus/top1/\gen1/CNT_4\
# ** Error: C:/simprims/X_SFF.v(94): $setup( negedge SRST &&& (srst_clk_enable == 1):20004899 ps, posedge CLK:20005139 ps, 990 ps );
#    Time: 20005139 ps  Iteration: 2  Instance: /stimulus/top1/\gen1/CNT_1\
! L6 N* a+ J3 t; v  z5 g# ** Error: C:/simprims/X_SFF.v(94): $setup( negedge SRST &&& (srst_clk_enable == 1):20004547 ps, posedge CLK:20005139 ps, 990 ps );
#    Time: 20005139 ps  Iteration: 2  Instance: /stimulus/top1/\gen1/CNT_2\
# ** Error: C:/simprims/X_SFF.v(94): $setup( negedge SRST &&& (srst_clk_enable == 1):20004547 ps, posedge CLK:20005139 ps, 990 ps );
#    Time: 20005139 ps  Iteration: 2  Instance: /stimulus/top1/\gen1/CNT_3\


" K$ w: {5 B* t
5 y+ `# b! Y3 D4 |$ u會這樣大概是什麼原因呢?