請問xc2v4000+(FPGA)

happpyend

請問燒錄到FPGA和FLASH有什麼要注意的分別嗎?都是用同一個bit檔嗎?
/ M3 Y# B0 l5 y" G% D
  M/ U1 J- l9 _4 {. d/ g; ^. n4 o& E還有就是說如果flash內已經有之前的燒錄檔了,納現再我要在灌一個新的怎麼辦?他會直接覆蓋過去嗎?

sieg70

(1)
3 g/ h7 a9 K/ x9 X4 W- PERROR: Error in board description file (step device/TAP)

指你的board file .brd寫錯了, 無法對映到硬體實際JTAG scan chain架構
. r3 r9 N' @( Q  S1 U
+ l# M$ M* h6 z# M2 M% ~(2)
利用procards utility燒image到JATG與memory mapping無關
% T/ ~7 R, X8 X- s- M
) K" u& o5 r2 I9 x3 `+ T" a(3)
0 a" a# O* k3 _, J! O+ A4.3 Configuring the FPGA from flash的資料是利用switch S2來決定兩件事
a. boot時FPGA從PROM中load那一塊image
5 _) m( Z% C0 q& Nb. FPGA在memory中的address配置

. |" T6 e& G% p* l1 _(4)
Step3TAP = 後面填的是這個scan chain中, 現在所看的device所對應的TAP controller編號
Procards utility的pdf多kk就懂了
% G1 `( w, m1 {
(5) FPGA start clock設定是利用ISE在implement出FPGA image的一項設定, default是cclk
當你產生的image是要直接寫進FPGA中的configuration sram中的話, 設為JTAG, 因為現在是透過multi-ice/realview-ice的JTAG clock作為寫入動作的clock參考.
當你產生的image是先寫到PROM中, 在開機時才由FPGA去PROM中抓時, 設為CCLK, 因為這時從PROM
$ R1 Q( Q: [4 ~: p4 p8 W中抓, 不論是Master serial或Slave serial機制, 都會用系統中的clock作寫入的依據

$ Q& I; J! D5 z, n! v( z- ~- F8 E2 o" l(6)
% J5 O/ }8 w- Q你的癥結點在於brd file寫錯了, 另外, 有些基本功看來欠缺的有點嚴重, 建議你基本功先練好.
7 h, G9 F+ o) u8 {2 U
board file的寫法去找有到cic上過MP-SoC Prototyping and Verification的同學借講義看, 裡面有寫到

tommywgt

噓...噓...不承認...哈

masonchung

你找到原創了,就是醬子~~~

happpyend

?????????

笑什麼?
9 T+ D- |  @! S6 E% E! L
. a6 o- x' \& ^/ `; }" B3 }我答非所問了嗎??

tommywgt

我只能說這份教材有經過好多人repeat過, 按步就班的做都可以完成的
6 ]; c9 r! P" i  z0 y% m至於tool的版本我就不敢打包票了....以上...Orz

tommywgt

......
, [" z( m- p' ?: M哈...哈...我笑了
主啊, 請原諒我

happpyend

http://access.ee.ntu.edu.tw/course/SOC_LAB/index.html
/ l, h9 c6 v3 |# A7 d- v; i
這邊有連結~~你就可以看的到了

tommywgt

你說講義的日期是2003年...
2 r5 Z$ Y7 _! i編著者是誰啊???能說一下嗎?

happpyend

剛剛連結錯檔案...這個才是對的..
( X, Z- K, [6 m6 F9 ?$ X- I; v
' w3 ^+ @% R& e( I8 k6 `1 n& H希望大大可以給我解答

8 ?$ Q; m: ?$ L  ?6 c感謝賜教

happpyend

請問附檔說的是什麼意思
/ D$ R6 r3 B7 B
. y1 q" E' S- `" [9 v" n7 g. O; J) G就是要燒錄到fpga一定要設定成jtag嗎?那cclk又是幹麻的?為什麼為起始設定

- O$ J, K2 ?$ u" ^7 D用cclk就沒辦法燒錄了嗎?

happpyend

請看依下附檔

" d- ?- ?5 I: W! \, j- Q( |8 n& `0 y為什麼我按照LAB的流程
$ R" k) T1 u% d* i4 F! n, V8 a2 l* P
他把brd檔分開寫成兩組
% S- E/ A; k- d5 d
# u) G7 m1 B( y! P3 z一組寫入FPGA
5 l9 Z6 {! t4 H: N& A9 x. `! P% R5 i
5 M9 i: Z) x; i3 ~  `, g( _: l一組寫入FLASH
' L9 Y: U7 K4 r# \% l& q2 x. Z
然後先燒入一再燒錄二,而且他也沒有定義address的位子ㄟ

請問這樣真的也可以嗎?布過我想應該可以八,他都已經編成講義了(2003年的很久之前的)

masonchung

我記得有個Memory Mapping 的設定檔 和你的版子有關係
但是一時想不起來啥名稱 好像是.arm 還是啥的...

happpyend

一樣顯示
error in board description file<step device/TAP>

2 q" X" l5 ^% S- e6 s- ]) I.....難道是flash廠牌代號打錯??

還是燒錄flash的時候,有哪些特別要注意要設定或要條jumper的

masonchung

[General]
Name =  Download to flash (Addrress 0x400000)
8 g! p# j8 }7 ?$ k& |0 HPriority = 1

[ScanChain]
TAPs = 2
TAP0 = XC2V6000
' z# d  Y- M' y1 a9 H; zTAP1 = XC9572XL
4 q6 \, q, ~0 s  {, ^
[Program]
0 o# S1 ]. g- t1 Z" M% M* gSequenceLength =3
Step1Method    = Virtex2
Step1TAP       = 0              
Step1File      = ../LM_flash_load.bit <==控制Flash開機後載入電路到FPGA (Logic Module)
* I+ `& p* F4 J! {, F/ X! eStep2Method    = IntelFlash <== 只是Flash廠牌代號
Step2TAP       = 0x400000  <== Flash位置
Step2File      = register1.bit
4 q( I0 h" ?4 K+ \, c( `Step3Method    = IntelFlashVerify <== 檢查電路有無燒好用
1 B, x# m5 g# w  S7 |: r: KStep3TAP       = 0x400000 <== Flash位置
4 y, r4 O4 v% v1 U; |; K) zStep3File      = register1.bit
9 u8 J( P3 |( W# i% r! C. y
0 k) \$ i7 l) }看來你要改S2成第二種設定 [1] OFF  [2] ON
0 l, V* t! ], h6 V( ]
[ 本帖最後由 masonchung 於 2007-5-20 11:12 PM 編輯 ]

happpyend

SequenceLength = 3
Step1Method    = Virtex2
  ]& d7 ^; |/ p, N% g; \% qStep1TAP       = 0
Step1File      = ltxc2v4000_102cd_xc2v6000_via_build1.bit  (清空flash的檔案?)
Step2Method    = INTELFLASH  (??)
/ W7 m& q( v) [2 `3 ~7 zStep2TAP       = 0x400000    (這邊是要填誰的位置阿?flash?fpga?)
Step2File      = register1.bit   (怎麼跟下面的重複?燒兩次?)
4 B1 o4 Z4 f) jStep3Method    = IntelFlashVerify  (??)
* c6 H: Z; N! ?3 zStep3TAP       = 0x400000   (這邊是要填誰的位置阿?flash?fpga?)
+ ?) j, l9 R! V# n; M# ^; c" wStep3File      = register1.bit

, c4 \* x7 e2 ~- p4 e這幾行是什麼意思阿?
; i. ^2 l' l* g7 q
我的附檔是memory mappingㄇ?

masonchung

應該是 flash 的 Memory mapping 不對

5 g/ L- L4 {4 F$ d6 L你這種設定是
FPGA ==> 0x000000
% ]& S/ f; G* K; iFlash  ==> 0x400000
- z. \9 E3 p- y, w5 j( s6 G
Check 一下你的 Memory mapping 設定檔...

happpyend

我試了還是不行ㄟ...錯誤訊息在附件中

! O. M2 \( W5 b* w還是我哪邊還有沒設定之類的ㄇ?

happpyend

ㄜ...不小心選到poor...不好意思...
8 o  q# j. J2 z1 I% m- r
! ?$ D: U, Q) Z, }你剛剛說的方法我在試試看....

masonchung

假設 flash 之 memory mapping 在 0x200000
至於LM_flash_load.bit 請你找找 .brd 檔範例 有兩個以上SequenceLength的,用他的Step1 File
6 @/ x8 K3 u' P) B# G  Dltxc2v4000_102c_xc2v6000_via_build1.bit ==> 這個應該是
, X+ @' u1 u/ E
( n2 y( B  v/ i9 e% `+ x[General]
Name =  Download to flash (Addrress 0x200000)
( Z( j( G1 T) z0 |. c/ mPriority = 1
, t9 n6 S! B9 o; p6 ?
[ScanChain]
" S$ }& E" |" z4 sTAPs = 2
% O! M" V7 ^1 r' M# J0 a7 ATAP0 = XC2V6000
TAP1 = XC9572XL
3 s0 v- g! a2 f) w7 q- {# |' {8 q
[Program]
SequenceLength =3
) t+ O  ?3 [1 JStep1Method    = Virtex2
Step1TAP       = 0
2 A7 A2 W! L) `, N5 E+ c+ AStep1File      = ../LM_flash_load.bit
Step2Method    = IntelFlash
Step2TAP       = 0x200000
! ?8 S* s9 S5 U! S3 u: ?! PStep2File      = register1.bit
Step3Method    = IntelFlashVerify
Step3TAP       = 0x200000
1 x% F9 p, V1 l6 Q( [, l, M1 Y& xStep3File      = register1.bit
0 g4 _" _6 _5 W5 K  }% o
[ 本帖最後由 masonchung 於 2007-5-20 09:28 PM 編輯 ]