如何計算Dual-path PLL loop bandwidth?

neterlin

Hi,
# B* k% `! y2 T, Z1 D   有人做過Dual path架構的PLL嗎?loop BW該如何用手算?

mmtx

如果我沒想錯,這應該也可叫做two-point modulation.
可以說是low-pass(kch1)和high-pass(kch2)兩個loop.
( Y9 [  _1 @# vLP是locking frequency,HP是introduce mdoulation,
% ~/ u# @7 G$ N$ j! o) d# u+ k所以基本上LP path的BW要和HP path的BW一樣,3dB cutoff freq.
要設計成一樣,這樣就能保證flat frequency response in whole loop.
6 {" b) l+ k1 G; J
至於loop BW的計算就是trade-off between phase noise requirement
and modulation quality depending on the application.

afor

可能還是要看spec的需求,若可以的話
應該在某些條件下,可以簡化成只有一個迴路
5 @! T' j6 Q: s那就可以簡化成傳統的PLL

hawka

我直覺的想法就是把兩者的tansform function相加
0 Q/ |7 k- q5 L7 F* k+ I, |, W7 F[Kch1*((R1)//(1/SC1))*Kosc1+Kch2*(1/SC2)*Kosc2]*(1/S)
* S& v2 |1 [5 `& P+ a. U2 F* q求得BA(s)
再來推導其BW
由上式會產生一在原點及1/R1C1之兩個pole, 另會產生一個zero
: ]6 f2 H1 f0 q5 ~6 y為求穩定zero須在pole之間
1 ~/ F/ R, N8 p
. S7 k( O* a( y# O1 X3 K; m. v+ M! `以上為個人一點淺見
6 l2 `0 W2 O5 d/ {如有錯誤, 還請指教