eASIC Chip 價格僅為現有FPGA ( Xilinx/Altera) 一半, eASIC Chip無須Mask 光罩費用

ICKELL

eASIC公司的新一代結構化 ASIC中的技術既可以幫助FPGA COST DOWN,也可以使原有ＡＳＩＣ需要一筆費用的NRE 節省。 eASIC Chip 價格僅為現有FPGA ( Xilinx/Altera) 一半, eASIC Chip無須Mask 光罩費用
1 B5 ?9 [$ L. u6 d/ b+ {Nextreme系列無NRE 90nm結構化ASIC器件是eASIC的一組創新型產品，結構化ASIC是一種可配置邏輯陣列，具有類似ASIC的性能、功耗和較低的單位成本，以及類似FPGA的靈活性、較短的周轉時間和無NRE的特點，可實現新一代低單位成本、高性能ASIC。從樣機階段到中高批量生產，Nextreme所採用的技術可以避免產生任何相關的固定製造成本，使新設計不存在風險。
Nextreme的優點:
) w+ X, B% L" n. P0 v
1.無NRE與ASIC類似的單位成本   2.周轉速度快
3.無最低數量限制                         4.與ASIC類似的性能
5.與ASIC類似的密度                    6.與ASIC類似的功耗

1 }0 V! r" N, z1 h% P* A( w
. g% W! N* c5 `% o6 E2 x2 c7 s. {
( r4 n( [* K; f7 l

russell

原來eASIC的代理商是亞矽!
8 q9 D0 Q' u% E' f6 z
% K/ o" [% [" c希望您們會有可程式IC的銷售經驗,殺出一條血路~~

產品不錯! 通路商還是非常重要的!

ICKELL

Maskless Lithography – NRE-free Alternative for Deep-submicron ASICs
    eASIC’s innovative use of LUT-based logic programming combined with single via layer customizable routing makes its technology an ideal candidate for maskless lithography using Direct-Write eBeam customization. Because all of the interconnect customization is performed on a single via layer (Via 6), routing customization can be performed efficiently by eBeam, eliminating the need for costly lithography masks.
. T& E7 Q  }$ p8 Z- t
2 q2 m( t0 E; E* m, F( X    Using eBeam with eASIC technology: Customer Advantages
8 l1 _1 M, W7 z% C$ Q: ^  m- m
( \( B# F" H) y8 }6 m' f& DEliminate mask costs – NO NRE
/ ^8 F; W2 O2 q% |/ _Allow multiple projects on the same wafer
      o    No minimum-volume required
5 ]( V% V4 ]4 {- [+ rEliminate days of mask creation time
Cut time and cost – Via–only customization proceeds at 10x the speed
# [! {. L, o; ?Rely on proven maskless technology
4 Z) O+ L) h( C, n! `" J: J# S. |      o    Available from multiple vendors: ST, Toshiba, UMC, and more

jerryyao

大陸用語，看不懂， ICKELL有點隨便喔，這樣子不太有興趣看下去。

ICKELL

eASIC早在2006年已經推出90nm的結構化ASIC產品Nextreme。與其他結構化ASIC不同之處在於，只要用單一
) R2 B8 o8 Z* ]( T  T過孔層就可實現各種設計電路的定制。對所有的設計而言，從矽片到每層金屬層都是通用的，唯一不同的是一
7 x) e: v9 }  t( D' _: n7 u5 a層過孔Via6。 ?由於這一過孔層可直接用激光束打造（請參考eASC 網站詳細說明http://www.easic.com/cn/index.php?p=technology)
實現無掩模定製樣片，處理時間快了10倍。因而無需 NRE費用，樣片時間縮短到4週。
1 ]8 u6 g  h: z1 o& f. G在短短1年半時間內，eASIC就完成了120多個項目設計。令人驚訝的是，在90nm Nextreme ASIC產品快速成功的基礎上，
8 P# v7 y/ y% d4 veASIC跳過了65nm直接奔向45nm，2008年8月4日發布了其45nm產品Nextreme-2，站在了業界的前列。
在45nm結構化ASIC產品Nextreme-2系列中，eASIC基本保持了第二代產品中的全金屬佈線，單一過孔編
+ a8 _* S& I/ G2 q8 `$ o) h程定制的體系，只是將這一定製過孔層從第6層調整到了第4層。但在架構上、基本邏輯單元eCell的顆粒結
6 @4 M4 F+ Z( T2 j- g構上和周邊的資源配置上做了重大改進。

eASIC改良了查找表（LUT）的結構以進一步提供速度、降低功耗。摒棄了原有基於SRAM的查找表LUT結
! u$ W9 v9 K% \8 X) o構，改用可編程過孔Via接地或者接Vcc來替代SRAM的輸出。此外，還省去了LUT第一級的開關晶體管，
! t3 e7 ~$ _  G) q4 n7 p/ T如圖所示。因此省掉了大量的晶體管。大大降低了靜態洩漏，提高了開關速度，使效率達到了最高。在同樣的
% V8 \; W. G8 Y# x; t8 l- ]工藝水平中，洩漏可以減少12%，速度提高17%，面積減少40%。與前一代90nm產品相比，靜態洩漏減
少了50%，動態功耗降低70%，延遲縮短了45%。此外，通過過孔編程，切斷芯片內部閒置的單元和存儲器
的供電，還採取時鐘選通控制睡眠模式、動態功率管理。 Nextreme-2與最新工藝的FPGA相比，由於結合了三重氧
# V" v' o; K5 D3 f化層晶體管、45nm低功耗工藝和eASIC專利的功率管理結構， Nextreme-2的功耗可以降低80%以上。
! ?1 F; j1 z1 FNextreme-2系列還嵌入了硬IP Core，包含多達56條MGIO （多G比特輸入輸出口）。每條IO都能工作在
- M" b, N# m% Z' n6 r! p) }2 Y6.5Gbps，總計提供364Gbps帶寬。在高性能網絡應用中，如交換機、路由器、流量管理、城域網傳輸設備
6 M3 P( n  J0 J' V2 ~# t和移動回程設備，由於具備MGIO （多G比特輸入輸出口），Nextreme-2將成為FPGAs和ASICs之外最
佳的選擇。

tommywgt

對了, 本論壇並不反對上來打廣告, 但是希望打廣告之餘也提供些新知來造福一些其他的讀者
% r2 K2 I0 |8 |0 \
例如你可以討論一下eASIC的LUT架構共比較跟現有FPGA的差異之類的,
使用Laser來修改metal的技術
或其他更多的訊息
& f# l9 E/ m+ C- k8 v
十分感謝

tommywgt

原來台灣的代理商是你們哦!
eASIC我也注意了好久說...

ICKELL

SOC (system-on-chip) Diamond Standard processor family--for eASIC Chip IP Free
0 S5 a- T5 o3 x+ LDiamond Standard Processor Cores
  
8 A. ]. t2 \/ e8 B2 [7 rTensilica’s Diamond Standard Processor core family consists of 7 ready-to-use cores are now available “Free of Charge” to eASIC customers. These cores range from area-efficient, low-power controllers to the industry’s highest performance licensable DSP and popular audio processor. The Diamond Standard Processor core family covers a very broad range of performance/power options. The Diamond Standard processor core family is based on Tensilica’s highly efficient Xtensa configurable and extensible processor architecture, proven in hundreds of SOC (system-on-chip) designs.
Reference website  http://www.easic.com/index.php?p=nextreme_tensilica
Controllers 106Micro The industry’s smallest, lowest power 32-bit RISC controller  
108Mini A low-power RISC controller with built-in DSP capabilities
1 \8 D7 V9 E# H+ g5 t$ h  U212GP A flexible mid-range RISC controller with flexible memory choices
CPUs 232L A mid-range CPU with Memory Management Unit (MMU) for Linux OS support
570T A high-end CPU core with twice the performance of an ARM 11 (based on EEMBC benchmarks)
DSPs 330HiFi A low-power, 24-bit audio processor supported with popular audio and speech codecs
& R  @, H$ j" t$ t( M3 y' x9 ~545CK The highest performance, most efficient licensable DSP core

ICKELL

eASIC  Low power ! Low power !Low power !
9 W( x# g* \) V$ R* w           Low  cost! Low Cost ! Low Cost !            
# U2 D2 F" b* h, E- B

ICKELL

保守估計，一個eCell大約相當於一個FPGA的Logic cell 或者是Logic element，這也是Nextreme產品最基本的邏輯結構。一個ecell主要包含兩個3輸入查找表（LUTs），一對2輸入NAND gate，一個2輸入multiplexer，一個DFF，三個inverting buffers和一個three-state buffer。

ICKELL

如須eASIC 更多資料查詢,請參考以下或與亞矽科技886-2-8752-5858 Peter聯絡
eASIC 部落格: FPGA and ASIC cost down solution
5 \* H, z/ u2 ~, d部落格 http://tw.myblog.yahoo.com/easic007/
# n' q! Z+ B7 k8 ?" Thttp://www.easic.com
http://www.easic.com/cn/