Verilog電路編碼的問題

i543421

各位版上大大好，最近在學習寫Verilog，學長拿下列兩個電路要我們用Verilog的Gate level去實現它，請問各位版大，有人知道要怎麼做比較好嗎？請給我一個方向，因為現在還不知道下面這兩種電路的實際電路是什麼，所以請各位教我如何用Verilog去寫。

1)A 12-bit multiplier with radix-4 booth encoding and Wallace tree
& i' _+ ]3 b4 Q
2)A 16-bit Ladner-Fischer adder.

johndoedie

先了解實際電路才有辦法實現

* w! B" L0 H7 l- ^推薦以下兩本

$ |$ E: B' T7 m/ g! d& |/ R. OComputer Arithmetic: Algorithms and Hardware Designs
0 a' }( T  o% z! E2 {; I by Behtooz Parhami
1 A; R: V1 Z: x4 O$ l& I2 }
% T3 G% H- M0 e- J( z: q0 |! L& x3 `" GSynthesis of Arithmetic Circuits: FPGA, ASIC and Embedded Systems
0 G4 G; v3 a, L0 }1 ? by Jean-Pierre Deschamps, Gery J.A. Bioul, Gustavo D. Sutter

masonchung

應該先知道這兩種電路的實際架構 才能用 verilog coding 出來

: Z% u0 d$ r3 @  O. h[ 本帖最後由 masonchung 於 2009-1-7 08:34 PM 編輯 ]