請問使用VerilogXL撰寫程式應注意哪些細節?

kennetharies

各位板上前輩你們好

. P! D0 j2 z7 d' {; v2 O8 [9 A. m小弟最近使用Verilog XL來撰寫程式~
, E# ]' r5 ]2 z: P& |' f" T因在工作站(UNIX系統)上對於一些指令不太熟悉
故小弟先使用Quartus II 先寫出Verilog大概的描述
寫完後再傳上工作站模擬
* M. J' O& x% g' H1 B: G, S; ?& G, \小弟寫的code在Quartus II上compile沒error
到工作站上compile也沒有問題
  z  E6 ^8 S* _但在合成的階段使用Design Compiler(Design_Vision)讀code.v時
6 P+ K8 z9 K3 f  C, P3 y0 a卻出現一些Error，故小弟來此詢問各位前輩
2 M; ~5 U7 E, M. a! S' W  D+ \  _在撰寫描述語言之前，應該先如何規劃
確保自己寫出的code在合成的階段較不會出錯呢？
. ~! I% h- T. B1 `( i
: U7 t3 W+ ^, P8 [; H* P) q小弟目前寫的程式是一個4-bit 二補數乘法器
最後要使用Astro來做Physical Design
我想先寫個雛形架構，未來再拓展到更高位元
/ F! w  ~% x1 s4 h, m/ `) J; P還需要做pipeline，只是在寫4-bit時就發現很多在Quartus II可以compile
; t; K2 E- ?, L+ Y2 {7 H跑模擬波形都可以出來
但一傳到工作站卻一大堆問題要解決
, a- k. Q# n  q/ _3 d0 ^
煩請各位高手、前輩給小弟一些指點
7 L! N& n, @% R0 P謝謝Orz