buck设计中如何实现LDO模式？

szpz

对于一个降压dc-dc，正常工作模式为WM，但当输入电源电压从较高值逐渐减小到接近甚至低于输出电压值时，占空比需要达到100％，也就是进入LDO模式，以最大化其驱动能力。请问如何实现这一点？请前辈不吝赐教。

7 n, V# V# n7 L  o
5 b! q3 x$ A, y0 ^  e/ {
  ~4 L( b: @( R7 D以下是 LDO 的相關討論:
4 m& [* E4 H% K) uLow Drop-Out Voltage Regulators
" S  Y' }. D3 Y6 {: lRincon-Mora 《Analog IC Design with LDOs》
PMOS Low_Dropout Voltage Regulator Introduction
; k, f/ l) f8 HLCD Driver 設計術語簡介[Chip123月刊資料]
/ D  t- s) h# x; F: XThe evolution of voltage regulators with focus on LDO[NS講義]
: k. v' ^- m9 |: ^" Z4 NDesign of High-Performance Voltage Regulators
?教有?LDO的??
* B& f% X& g1 U8 d1 sLDO DC-DC分壓電阻的疑問(等比例的差異!?)
  Q4 j9 y$ B& m4 v/ ?$ jLDO??
高?LDO ????！

( X4 i/ Y6 b3 h9 x$ R4 c& X
3 E6 ?3 K( j, Y. y: w+ f( I* F[ 本帖最後由 sjhor 於 2009-5-15 06:52 PM 編輯 ]

alab307

1. 如果你設計的Buck是可以開100% duty的話
    根本不用檢測, 因為switch自動會全開
' M5 v. G' ?$ |5 h+ Y2 s2. 這樣子輸入電壓會經過電感才到輸出, No Good
3. 可以用看FB, FB一直不夠的話就切到LDO mode
4. 此討論比較適合"電源管理討論區"

szpz

其实实现方式应该就是switch全开，也就是100%，只是我不明白如何检测，检测到什么信号后将进入这种模式？请多指教