Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 6738|回復: 11
打印 上一主題 下一主題

[問題求助] Sigma-Delta Modulator feedback coefficient

[複製鏈接]
跳轉到指定樓層
1#
發表於 2008-8-25 17:02:39 | 只看該作者 回帖獎勵 |正序瀏覽 |閱讀模式
想請教各位前輩,如何實現Sigma-Delta Modulator 的 feedback係數
; Y  r# u- R4 Z  w
/ H+ n0 K3 g) P: \3 ~由附件的paper中,提出如何補償CT-SDM的方法$ z7 I& U2 K3 E& a0 V1 B0 F
在Quantizer前端,額外增加了一條feedback達到補償的作用. m0 G6 {7 [0 A4 i  b0 i- b) K0 |
7 v; {; e3 g# L" @: Q1 b
[Q1]0 t5 v. P6 P4 w  p8 y0 M4 R  o0 i
目前狀況是已經計算出我們系統所需的係數,並且以MATLAB模擬完成
) v  l8 P" Q- M( t7 y但是在實際作HSPICE電路時,卻不曉得該如何去實現feedback係數   
8 F( ?0 b! N3 Q) @- C* S2 q附圖1&2:以ActiveRC積分器的係數來說,1/RC=k *Fs;而current mode DAC要如何去實現feedback係數,又如果是voltage mode DAC呢?( p/ d7 C) G; [! u" J% u
6 y! S  L% B+ N+ O. K; U
[Q2]2 ]: k1 Q# n+ P
另外,係數作 normalization 的原因和方法又是什麼呢?
4 ?0 V: f- j1 L- f4 D$ Z: c7 A+ z$ l' F6 Y; X& |- `7 |
--
# n; y6 s- v# Y* x# }- T初次發言,問題很多,麻煩前輩們多多指教2 q; @8 j8 c% S. ]% b* k& X

本帖子中包含更多資源

您需要 登錄 才可以下載或查看,沒有帳號?申請會員

x

評分

參與人數 1Chipcoin +4 收起 理由
jiming + 4 鼓勵「好問題」!徵求「好答案」!

查看全部評分

分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂 踩 分享分享
12#
發表於 2009-11-25 12:38:57 | 只看該作者
謝謝大大的分享~知識因分享而壯大!
11#
發表於 2008-9-11 12:05:10 | 只看該作者
期待这个话题的再续啊,不知道有没有知道,一般全差分电路中的系数,怎样与在simulink中的对应,simulink中是单端的输入输出啊,非常期待你的回复了
10#
 樓主| 發表於 2008-9-5 17:19:41 | 只看該作者

感謝diabol的回覆~

回覆1., X! z: k; y. u9 H
目前hspice跑電路模擬,均為實體電路...2 _  R3 a0 p4 `4 k! `
OP的swing約在 -1.3 ~ 1.3,增益約 50dB
$ `. f! y! s8 d& N比較器的切換位準約 vdd/2 = 1.65 volt 與 DAC之間有Latch電路
, K4 y0 ?  s$ b- [7 W" ]DAC的部分,給定輸入訊號(pulsewave 0 - 3.3),輸出為Vref+、Vref- 目前給定電壓2.5與0.8  (附件1)
& ~7 V( V. d' b' w7 t目前認為每一個元件皆以模擬ok ...
$ P' C' _% ^  T7 G/ {
& e9 D, [; i' A5 Z回覆2.1 o0 ~5 V* x/ K" Z' J
DAC的 swing 約為1.7 volt這邊有幾個問題是,當我接上DAC迴路時,OPAMP原本應該為saturation的mos,卻跑到了linear或 cutoff區
3 Z: B+ R. i6 R( G! f& B: i另外,為了使積分器輸出不會飽和,DAC端提供了一個較低的電壓(Vref-)使得流經電容的電流減少,這是ok的嗎?2 q( W6 _1 I6 X3 p! K
* x, \  J9 W6 j2 y' s
回覆3.; y/ J, H. e5 Q7 x9 `  S* W
simulink圖,如附件2! r5 n4 m% N  d$ o' i$ t: K, o
如何從暫態調整電路,以及Single End的Simulink模擬轉至diffpair時,係數該如何調整4 Y4 e8 Y0 k1 {9 S$ h% G
希望前輩能夠傳授心得
/ P" V% y! d5 l: b- T5 C) V
. w0 H3 i  g/ T6 e( \! m3 Q# z* n) j. M3 T$ ?7 g
--2 E& j& v- J# C  H- u- Q8 v2 t
原來上傳附件是有限制的?/ c, K! h2 \& R! }1 `* H
我一直以為最近怎麼都不能貼文章 >"<% W! I) A: O! W) t4 t

2 {6 ]) n* w9 f7 v$ ~8 V[ 本帖最後由 milvus 於 2008-9-5 05:29 PM 編輯 ]

本帖子中包含更多資源

您需要 登錄 才可以下載或查看,沒有帳號?申請會員

x
9#
發表於 2008-9-2 19:11:14 | 只看該作者
不好意思我想問一下 我也是做Fully differential的形式' n" g$ F; j( c5 X$ l  S
在simulink跑的是單端 可是我是直接把係數帶進電容比用Hspice跑: h' ]! f6 y  ~, }& T8 h) i
看大大們的討論 請問需要怎嚜調整?  謝謝~!!
8#
發表於 2008-9-2 13:15:01 | 只看該作者
原帖由 diabol 於 2008-8-30 01:18 AM 發表 * k4 ~6 w7 M8 |+ h( `4 }. K5 X
做專題就簡單了   
2 S. W( l- {/ `; s3 ~( F  feedback 係數我也搞很久 6 q) h: W; P" r
  因為simulink裡的model是single ended的,但是我跑hspice% ^! a9 h  r9 _9 Z" _9 I
  是用fully differential model,係數還要做修正
1 [4 ~4 b6 b1 l  不然就會"爆掉"  
8 n7 ]5 E  {, I8 _% {6 j' i+ i
4 S5 M$ Z& Z; g1. 你用hspice寫跑模擬  都是 ...

+ }5 [5 V: b1 p7 `# w6 K 因為simulink裡的model是single ended的,但是我跑hspice& i  e% x/ f$ A3 [0 E1 e: \0 k8 [$ }
  是用fully differential model,係數還要做修正# i& ?4 j4 z( u1 K, l5 y0 U% Z
  不然就會"爆掉能不能将输入的幅度减少一半了?
7#
發表於 2008-9-2 11:32:46 | 只看該作者
原帖由 diabol 於 2008-8-30 01:18 AM 發表
7 r7 Q5 J4 N. P! m+ F! \做專題就簡單了   
8 j( @8 e& e1 S8 s9 n  feedback 係數我也搞很久
! @5 F, V# W) ^  因為simulink裡的model是single ended的,但是我跑hspice
1 \8 r0 g3 V" e  是用fully differential model,係數還要做修正
8 P: e1 y' Q# z  不然就會"爆掉"  
4 i4 _1 e1 {8 \& q' L( }
/ Y/ H& e: [0 N6 F) i2 X% t' V% L1. 你用hspice寫跑模擬  都是 ...

1 W( f/ J& `. y' p# y是这样的啊,我说为什么我将hspice中双端输入电路中的反馈系数,放在simulink中看到的频谱老不对啊,学习了啊
6#
發表於 2008-8-30 01:18:57 | 只看該作者
做專題就簡單了   
  z' Z) c' p* @  k( }  feedback 係數我也搞很久
0 n/ Z7 w* u, T: a- J  因為simulink裡的model是single ended的,但是我跑hspice8 l, G2 G. e) [4 \3 |( p
  是用fully differential model,係數還要做修正
7 x8 h! C9 c8 \& A8 Z% f. ^5 g: p  不然就會"爆掉"  3 g; n( r- A8 K" r

0 ~% z$ n/ I: ^5 I0 w. F( Q1. 你用hspice寫跑模擬  都是用實體電路了嗎? 還是 model?
' _& `$ n, l+ R! M    每個 op 的 swing 有多大  gain有多大
: E+ A) ?/ a: |6 C! ^    comparator切換位準是幾伏? 0 C7 m% I0 P: S
    comparator到DAC之間沒有latch做delay?
1 ^) J# J6 U  v    dac 給己知訊號,輸出是幾伏?8 R0 [. G/ }  a* \8 w% z8 q6 `# S
    請先確定模擬確定你每一個元件(op,adc,dac)) G# w% c! R! C: u2 m  [
    都是正確無誤$ \  f6 f: f( f! A  M

$ n/ k7 f1 _' A; g  X2. Rfbk 與 op 前面的電阻、voltage output DAC 的swing有關係,
" A( F; v# h5 `: {- k% M    建議先用transient 看每一個節點,你會比較有感覺
8 b; Q9 d* [, Q3 L) w2 c$ K. @# B$ Y( W( h/ }' R  k: m
3. 我要看simulink的連接圖,我才能給你建議; L7 A$ w: F0 V% E- H
   老實說我是因為看transient,才慢慢調回來的,花了好幾天吧~

評分

參與人數 1 +5 收起 理由
milvus + 5 感謝您的回覆及建議,我已把各個block重新�

查看全部評分

5#
 樓主| 發表於 2008-8-29 18:54:09 | 只看該作者
原帖由 <i>diabol</i> 於 2008-8-29 06:30 PM 發表 <a href="http://www.chip123.com/phpBB/redirect.php?goto=findpost&pid=69566&ptid=15351" target="_blank"><img src="http://www.chip123.com/phpBB/images/common/back.gif" border="0"   alt="" /></a><br />
- @% {0 g6 m1 {! C' [. ?1 p最後一級用comparator,用IDAC feedback 會有問題<br />
% m' K2 u3 E1 ~' J在matlab simulink沒有發現嗎?
<br />' c1 S5 t/ o/ t5 ^. X$ s1 C

+ K- _% f+ k* m" Q1 z: e, `' x' w$ }6 X在matlab simulink時,只有考慮到迴路延遲的狀況; B& [. u3 N8 R. E9 p
至於是否為IDAC,則沒有加以考量 =(+ r8 M8 l0 z5 _3 k
' d/ J: e# w  ?
目前電路架構是
9 V" r* g6 u1 _! KContinuous-Time的 Sigma Delta,使用 Active-RC 積分器,以及 1bit 的 Comparator
' I0 k6 P/ g, p# G7 b& }. Q均為voltage-to-voltage...
" L) u% v) [" |# ]
7 k; X+ p4 L; C' f4 Q為了做那條feedback補償,傷透腦筋
9 q- \, j  v6 P" W: R* B
7 K( \+ [' ?- }! _[ 本帖最後由 milvus 於 2008-8-29 06:55 PM 編輯 ]

本帖子中包含更多資源

您需要 登錄 才可以下載或查看,沒有帳號?申請會員

x
4#
 樓主| 發表於 2008-8-29 18:46:47 | 只看該作者
原帖由 <i>diabol</i> 於 2008-8-29 06:21 PM 發表 <a href="http://www.chip123.com/phpBB/redirect.php?goto=findpost&pid=69560&ptid=15351" target="_blank"><img src="http://www.chip123.com/phpBB/images/common/back.gif" border="0"   alt="" /></a><br />5 F5 _, G' h  H' X! x
你是要做產品的工程師,還是要做畢業論文的研究生<br /># h( K4 e6 u* g0 A9 P
    因為CIFB這個架構有點耗電耶……  當然如果你是要用來畢業的話…就沒差<br />( {' d3 d! {8 g& [/ q4 B/ N
    DAC current feedback 要看feedback電容有多大  <br />
  W6 K9 [# ~' }. `         voltage feedback 要先 ...
<br />; V& C& V, M# x+ y' L

6 w- A4 Y2 X8 H7 H5 e目前只是個做專題的大學生而已 =)' q: N  A1 O- _: `* A! S
為了使用第一篇附件提出的 excess loop delay 補償方法,我們採用了CIFB回授架構。
  j! e  E5 `2 L* w; a5 X, _7 y5 k# F: {
若是用voltage mode DAC需要接上一個 Rdac 至 積分器前端,而問題在於這顆Rdac的數值該取多少? 是1 / C*Rdac = k * fs ?  (k 為回授係數、C為積分器電容), I; Y' t/ S' M6 X7 n. I$ K& I
另外,DAC的 Vref+ & Vref- ,而這個電壓值是可以隨意設的嗎?( z5 w2 G: t2 `! }- @2 {& l! a% _

) z% j8 X6 m) ^. z" k- gnormalize的部分是否有可供參考的呢?
) q6 L8 g6 |+ k0 G5 h6 V目前Clock 50MHz o_o;
, h# i$ B/ ^8 |, J
7 @% K) Z" P2 X3 k[ 本帖最後由 milvus 於 2008-8-29 06:49 PM 編輯 ]
3#
發表於 2008-8-29 18:30:33 | 只看該作者
最後一級用comparator,用IDAC feedback 會有問題
! ]. F( S1 |  a4 o, ]8 y在matlab simulink沒有發現嗎?
2#
發表於 2008-8-29 18:21:37 | 只看該作者
你是要做產品的工程師,還是要做畢業論文的研究生( \: D: }/ }5 u6 g( ~) Y
    因為CIFB這個架構有點耗電耶……  當然如果你是要用來畢業的話…就沒差) T1 |  c* h- U& G, i* L
    DAC current feedback 要看feedback電容有多大  + A8 f7 \2 J6 V) e& Y) a/ X
         voltage feedback 要先串電阻到 op input/ _( F8 W3 y3 f" w1 `
   係數是在simulink時就決定的吧~~  取法見仁見智~  不過我都是儘量取"有數值比"   . Y3 h4 k9 Y; H! N- d6 _3 \
   到時用unit-cell match 特性會比較好
' }0 ?# W( p) w1 e    normalized 是要看你的clock是多少

評分

參與人數 1 +4 收起 理由
milvus + 4 thx

查看全部評分

您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-12-28 07:00 PM , Processed in 0.187011 second(s), 20 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表