Transient 與 DC 模擬結果不一致，是哪邊出問題？

shaq

我在設計一個 Bias circuit, 電路示意如圖所示。
8 N; o+ W0 ]: S+ j$ R, c

Iref 為 bandgap reference 產生，我希望 Vo 的電壓為1.35v左右。
" o- T( z) R: p& ~
我在 DC 模擬時，Vo 可得到正確的電壓。 但在跑 Transient 時，Vo 大約為 0.75v 而已

Bandgap reference 已加 Start-up, 由模擬時可看到 Vref 已被拉起到 1.0v，
" L; D4 V1 K1 p- x7 W/ K9 g1 _此時，電流也產生出來了。

* z7 E, j) p; w; M% a& f# {) O但 Vo 的電壓就是與 DC 模擬時不一致，不知道是哪邊出問題 ...  百思不得其解啊∼

yoyo0204

Bias circuit要輸出1.35V,可以加大m3 的length,讓m3的Vgs變大到1.35V,
( Z8 y6 U) C' q* k在接出去

sensing

這樣的設計VO容易隨製程變化而飄動, 因為M4 與M7上的電流決定了VO值,
但是此電流在這樣設計下卻是不容易穩定, tran. 模擬通常應該比較接近實際情形
! t& d5 W  q5 N& \(如果條件設的好的話)

li202

這樣的設計不好
0 _# }& A* W- t3 E4 i/ p利用兩顆MOS的Vds來做偏壓是很容易因製程關係而跑掉的~~~
0 u. q4 H2 C1 v  {( F1 F: _
tran與DC的收斂會不同，導致Vo的差異會很大

[ 本帖最後由 li202 於 2008-9-8 11:56 AM 編輯 ]

finster

你在跑Transient時,Iref的電流是否正常,因為有出來並不一定等於電流等於你在跑DC時所設的電流值
另外,你 Transient的時間設多少,會否電路還沒有穩定,把 Transient 時間拉長再看看