詢問Calibre的LVS如何判斷layout中MOS的D和S呢?

icekao

最近在跑layout的LVS時
軟體總是會將我的MOS的D和S判斷相反所以netlist接腳都會發生錯誤
: i# L& _4 e, w2 C3 g3 i不知道他的判斷依據是什麼呢?
試看高低電位呢?或者其他
2 M5 Y3 Z- ?6 l4 w7 x另外...LVS自己抓到的MOS接腳明顯和我畫的layout接腳不一致應該要如何解決呢?
LVS除錯真的是門高深的學問呀
請各位大大幫忙解惑了
/ S1 |6 ~8 V  W" h& k, b7 V3 ~. G感激不盡呀....

icekao

小弟經過各位的建議..
逐一修正後..
終於跑出那可愛燦爛的笑臉了...
* T3 I) o+ p5 |$ N' V6 x3 |非常感謝大家

dickafaf

我也認為是你的接線錯誤...
6 R- N0 x5 S+ g/ l1 [) [7 N+ i讓LVS認諎了....
9 \; {' }6 Q  g5 r2 S
所以你要查一下電路...

sergio

  

我個人也是認為 D S 的分別是由 CONTECT 去區分
7 N9 {: L9 m7 Z- w你在去CHECK 你的CONTEC 囉
, J+ k; `+ F: T3 }% J6 x5 A1 p% \LVS REPORT CHECK 順序 :
- b6 x3 M% Y" c6 z2 H& W+ \1 SFOTCKECK
0 i$ `& I* z& P0 K; Y( K: n! G2. short Report
3.LVS Report
這樣順序解完.....我想你的LVS笑臉就會浮現ㄌ...ㄏㄏ

arthur03226

原帖由 icekao 於 2008-7-14 02:47 PM 發表
- J! _! ]  `6 O" Q- Q3 Xlayout中是否有哪些技巧可以避免LVS抓錯接點呀
像我layout中明明已經接到VSS去了但是LVS又抓到接點為VSS2去了

5 [7 u4 w3 F) T, X$ e
套一句以前老前輩所說的一句名言，電腦是不會出錯的，有錯一定是你錯。
你先檢查你VSS是不是跟VSS2 short了，比較實際。
, A; ?, D, r8 m6 j* Wpsub layer蓋了沒?

12345

可以,像非對稱MOS(12V以上會有),S和D是長不一樣,那只是看LVS COMMAND FILE怎寫,蓋個DUMMY層,還是可認出,有的RF的MOS在PDK有的有蓋dummy來區分,S和D

icekao

layout中是否有哪些技巧可以避免LVS抓錯接點呀
( T: m" p9 E% T: P6 f* [像我layout中明明已經接到VSS去了但是LVS又抓到接點為VSS2去了

henk_zxd

樓上說的是對的，Calibre是根據layout的連綫來判斷D和S的。
應該仔細檢查一下自己的連綫是不是有問題。

lyj65102897

我觉得Calibre是不会判断错误你的D和S的，因为MOS管的D和S可以互换吧
) f6 k) U3 ], p# F+ v# k  z肯定是layout的线接错了
我以前也经常以为是Calibre认错了
6 c; ^. h/ J# O4 E结果都是我的线连错了
我觉得Calibre认定D和S是从layout的连接上来判断的