自強基金會【工業局補助】CMOS原理、佈局與設計(Lab)

jianping

97S138
, s- N+ c) q$ E3 m" y4 }2 f2 K
介紹CMOS設計原理、CMOS積體電路的基本佈局及設計與模擬。雖然各種高階系統合成設計方法，在今天System on a Chip (SoC)的時代中躍為風潮，但Fully Customer Design仍是實現積體電路設計的基礎。本課程提供了專業、完整的豐富教材，強調理論與實作並重，以理論5週、實作5週的比重隔週交替進行，期使學員在短期內，能對CMOS積體電路的設計原理、佈局與模擬，有一基本認識。
* \% N6 D4 o1 M! W2 Z/ d
" _/ ^2 B. x' b+ ^8 N※本系列課程為工業局補助課程，名額有限，敬請把握機會。

大專以上非電子電機相關的理工科系畢

: G2 ~8 D/ i: j6 n" y理論課：
1.Introduction to CMOS VLSI Technology
1 v/ d5 B8 j. g3 Z' A2.The Metal-Oxide Semiconductor (MOS)
' M8 r: V# K1 a9 M& I8 I( \+ \3.Basic Introduction to CMOS Process
2 Z- g, p# g. N& V6 y1 ^/ c4.Circuit Characterization & Performance
Estimation
5 |6 n& V2 R8 A0 R9 o. H' s5.Basic CMOS Circuit and Logic Design
! e8 A8 b4 ~5 v0 w6.High Speed Digital CMOS IC Design (Optional)
7.Low Power Digital CMOS IC Design (Optional)
5 g1 n9 n+ |5 o& K& H" W實作課：
0 ?1 i: t! [- M, R% g- {1.Introduction to UNIX Instruction and Cadence Design
System
2.Logic Symbol and CMOS Schematic
3.Basic Digital Circuit Simulation Using HSPICE and Spectre
+ h5 K/ P: c! w% d1 B% e4.CMOS Layout & Design Rule Checking (DRC)
4 x0 Q4 ~8 Y! r. B4 b7 m5.Techniques of CMOS Layout
& l+ }6 f4 |) M6.Hierarchical Design Concept
7.Extract and LVS (Layout vs. Schematic)
8.Dracula: An Off-line Verification Tool (Optional)

, F) W7 ?% f4 a. p9 {
6 V8 p0 j4 [  P3 [自強基金會 專業講師
' h* v5 w/ E. z. k4 H
6000元

30 小時

2008/06/20起，每星期(五)，共十週，18:30~21:30   

新竹市光復路二段101號研發大樓  

經濟部工業局
5 i0 n9 }" j. u
03-5735521#3213 謝小姐 mayhsieh@tcfst.org.tw  
' {" j) r! k) L# V
報名方式，繳費方式，證書發放，常見問題與解答  
  w3 Y  l4 x. O0 v
CMOS-1.pdf，需加入會員才能預覽 ，   
: f# S" B- H1 `1 u% D
0 z* k6 ?  M' ^6 x' Y3 T% |※本課程採用Unix Workstation工作平台，一人一機，含上機實作5週。
>※本系列課程為政府補助課程，今年僅此一次的優惠，名額有限，報名從速，敬請把握機會。
* P+ c) F) `/ P7 p※因工業局補助課程，故不適用其他優惠方案。但消費金額可累積紅利點數。<<活動詳情請參閱本會網站「會員紅利積點活動辦法」>>
1 d7 h3 d9 X, q※若遇不可預測之突發因素，基金會保有相關課程調整及講師之變動權
※課程費用：含稅及講義。