設為首頁收藏本站
開啟輔助訪問 切換到窄版

Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步，快速開始

Login

用FB帳號登入

搜索
1 2 3 4
Chip123 科技應用創新平台»論壇 › Chip1 -- 基礎元件 › FPGA/CPLD/ASIC討論區 › 模块的P&R问题求教
返回列表 發新帖
查看: 6321|回復: 1
打印 上一主題 下一主題

[問題求助] 模块的P&R问题求教

[複製鏈接]
eel
跳轉到指定樓層
1#
發表於 2008-5-16 09:55:05 | 只看該作者 回帖獎勵 |正序瀏覽 |閱讀模式
我想问一下,在P&R的时候,能不能不加IO PIN,, a2 O) l5 K, R, O

. n* Y# _% y4 ?5 ~因为我想做模块的版图,不是整个芯片,所以不用外部的IP PAD,  在Astro中可以不加IO吗?( y, w2 g* X2 n6 V3 x% c$ a# G( b

' [7 [4 G+ g) w1 q具体怎么操作, 有谁知道吗?
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂頂 踩踩 分享分享
回復

使用道具 舉報

2#
發表於 2008-5-18 01:10:36 | 只看該作者
在astro當然可以不用加IO pad8 u4 t# Z( ^/ `5 u
我在module p&r simulation或hard core時都這麼做
回復 支持 反對

使用道具 舉報

返回列表 發新帖
高級模式
B Color Image Link Quote Code Smilies
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2025-1-2 01:33 AM , Processed in 0.151008 second(s), 18 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表