Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 7704|回復: 7
打印 上一主題 下一主題

[問題求助] Layout 新手問題!!

[複製鏈接]
跳轉到指定樓層
1#
發表於 2008-5-14 15:21:36 | 只看該作者 回帖獎勵 |正序瀏覽 |閱讀模式
inverter 製程 0.18
/ g& Z" r- u  X- s2 t$ C( g- X; R# _( B  L# u* \& z9 {
---RUN DRC----------+ G8 L( ?, N: n$ j3 S
出現error6 s! A* q  _, J$ J: R

# U. ?" X+ \$ F& S! ]/ v2 V1.CHECK OD.R.1WARN -2 errors7 ~5 C& F8 h, ~1 D
(OD WITHOUT IMPLANT)0 z$ M! L( e4 v3 d8 G7 H+ [

) w; S, P7 D! f! u/ b2.CHECK M1.E.2- 8 errors
7 @# P2 t( j: ?  ^1 PM1.E.2(@Min extension of M1 end-of-line region beyond, |, Z# M8 q8 H+ z
C0 region is 0.06um X = ENC[C0] M1 < 0.06 ABUT < 90 opposite
& b# B4 ]1 L" l" f  u$ ?INT x <0.22 ABUT == 90 intersecting only)9 @# c1 h1 R# E# @+ R
9 H& {$ g# k& o! R7 o5 U! Q
3.CHECK P0.R.3 -1 errors/ X$ s; O& z4 b6 O
Poly area coverage < 14% (exclude application forindactor)! j& G6 F( a4 W! c# j5 `1 @1 }
CHIP_NOT_IND = CHIP NOT INDDMY
& `& P+ D! ]( \2 _Density polyI_NIND CHIP_NOT_IND <0.14 print! c( A9 y$ G2 ^7 e8 h
AREA (POLYI_NIND) / AREA (CHIP_NOT_IND)
) T, |# X9 b0 S' h* M3 T.8 e& P/ i! [  }/ F7 @6 S* {1 f
.
  W+ w0 N+ ~: m- z: b. Q- C& _+ D. S.0 s8 h5 \" E2 N
類似錯誤
: @4 z  d/ G$ |% c
9 z; y* n$ K( D5 ?5 J2 s# H8 U. f
# k" G% e  I+ X8 E$ _: y
  c. W2 M6 c3 Q* t* F6 r/ T
1。因為標錯誤的圖示實在找不到,無從下手,都在亂猜,所以上來請益,3 E7 B. {. d3 S( j
希望可以指出我錯誤的地方跟改錯方法?
/ D/ ~# v& K6 M5 Fex. diffusion :gate 的寬度不能小於0.32 之類的* l- D" `* Y3 }6 n% E% N) E
2。是否有專業解說DRC error的網站?可以提供給小弟精進,還是一切1 I9 T- G' ?! q; ?" H8 n
都是憑經驗8 S8 f5 |5 }1 ~2 _. p
( P" h' b; n7 L) w& f# o% s; m4 t
初次發問,得罪的地方,請多多指教。
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂 踩 分享分享
8#
發表於 2008-5-16 18:57:47 | 只看該作者
建議看foundary廠的DRC paper,這樣在找error時會比較有感覺。
7#
發表於 2008-5-15 08:41:50 | 只看該作者
是呀,點18製程,當然poly預設就是最短的length,0.18um
& n  X/ t: }# y+ v# o! a=============================================
/ G5 I& U# l+ L  n) i今天cic 有開放線上e-learning0 E6 s/ S0 ]+ l$ L; l
趕快詢問您們lab的管理員
( P6 v5 e6 {1 G. Z2 f9 h( Q/ \看有沒有開權限給您(要先加入cic會員)3 w- Y& u' t& C' L, }( c% w
裡面有教laker、full custom design concept
# {& k& v5 s) I( ~亦有hspice,都有一些不錯的技巧. F3 d: S4 \9 h0 Q3 I7 H' u# C
要趕快報名唷,晚了就向隅了,呵呵
6#
 樓主| 發表於 2008-5-15 04:45:40 | 只看該作者
原帖由 Shouwei 於 2008-5-15 03:10 AM 發表
: Z+ r; x# p' U/ `4 H" d感覺您mos是自己建的?8 M8 P+ c7 d" z" O
第三個coverage 可以忽略
5 Q  j' C6 [  ]  G8 \. Y要下線時再解決即可& q! g7 o2 h4 z; F' p" V% c

. k! [6 t: d2 M; p1 k& klaker 有 ctrl+m 直接呼叫出mos的功能.../ ]2 k$ U" T' |' _7 F  Q, q. ~# |
應該是說,這個製程檔for laker 的 已經有事先建好了
( h/ s) G$ C( l# K% C! O
6 {2 ~9 j/ U4 X' {

/ D! J* Y2 Q. w$ O& kmos 我是用模組,create -> trainsistor -> pMos 1.8V 這樣" Q" c* H7 B6 G( b& ?
0.18 um 我不曉得是不是 poly的寬度 。他有預設0.18 um% W8 M0 ^; _# |: z
感謝你的回答,我又多了一個try的機會,往正確的道路行走。
5#
發表於 2008-5-15 03:10:27 | 只看該作者
感覺您mos是自己建的?
. n! y" ?# E8 A( y# l  j. p第三個coverage 可以忽略7 J& C2 s# P7 S8 J
要下線時再解決即可$ ]( _; E3 s5 L3 Q

! S! ]3 q/ n& W, D( J0 g) klaker 有 ctrl+m 直接呼叫出mos的功能...
' k* B, O+ s9 r; m8 v: G/ H+ w應該是說,這個製程檔for laker 的 已經有事先建好了
4#
發表於 2008-5-14 19:26:12 | 只看該作者
撱箄降���foundary撱��靘��design rules paper憒�迨�冽�error���瘥�����閬�
3#
發表於 2008-5-14 19:05:42 | 只看該作者
建議您可以先去看一下IC製程的流程
" N, _5 c8 F- _' W0 y- P  Y' [' I: {% V4 K" ^; }! R3 n0 z% S+ Q5 s4 l9 l
這樣子在Layout 時會比較有感覺
2#
發表於 2008-5-14 16:14:06 | 只看該作者

回復 1# 的帖子

1.是OD外圍要圍n implant or p implant% o6 ?+ q1 a" g2 U7 W0 O$ g5 {. F
2.是左右MT1 extension co 需0.0um
+ T" x) ^) |4 \4 ~3.是Poly area 要大於14% (就把他話大超過14%就可以了)* V, i6 _1 }/ p
我覺得應該釋這樣解釋!!
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2025-1-6 06:31 PM , Processed in 0.162009 second(s), 19 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表