Duty Cycle Corrector circuit

monkeybad

之前在做PLL時, 為了能達到50% duty cycle的clock, 我把VCO頻率震兩倍在除頻下來
! R0 s  F4 s' p5 `* f就可以達到50% duty cycle, 但是總覺得這樣做好像很浪費power
所以就參考了一些有關duty cycle corrector的paper, 電路自己再稍微改良一下, 相關電路如下
給大家參考看看

電路並不算複雜, 但是仍可達到調整的功能
. M, o" K+ I, N3 n! I主要運作原理是先把CKIN除以2得到CKIN/2
5 f+ o! g5 H4 }* y  h4 i( M; L! s再用VCDL產生一個delay的CKIN/2, 然後跟CKIN/2做一些邏輯運算得到CKOUT
Inverter掛個電容是一個duty cycle to voltage電路
+ C' k# q; L( `0 D7 _3 z9 Y用兩個反向的duty cycle to voltage電路產生一對差動電壓接到OP產生Vctrl
OP用簡單的一階放大器就可以了, 外面再掛個電容再濾波一下使Vctrl ripple更小一點
9 e$ p6 |& H4 S$ d) R- v然後Vctrl再接回去VCDL的控制電壓上
VCDL: Voltage Controlled Delay Cell

4 M- R% O8 e% d9 ~+ x6 g2 f主要參考這篇paper:
S.Karthikeyan, "Clock duty cycle adjuster circuit for switched capacitor circuits"
# W1 y2 b6 c8 W7 }# J  _
$ M- _  k* e+ f" ]非常非常省電 我只用了約240uW左右(CKIN約500MHz)

[ 本帖最後由 monkeybad 於 2008-5-7 08:50 PM 編輯 ]

mixsignal

真的很不错啊，不过觉得有点复杂。有没有更简单的办法呢？？？？？？

staplerli

Very Good!!!!!!!!!!!!!!!!!!!!!!!!!!!

hitxiaojun

very good!如同甘露降临!我不断学习,不断前进!thanks!

cicer

very good,thanks!!!!!!!!!!!!!!!!!
! P) p; X4 l# Y1 x: a) o
' u) _& L* U5 M. y' d* W
) q- [" ]& [/ ~6 e0 j, c可以说是VCO和PWM思想的结合

kevin

sorry,你目的是要得到CKIN的frequency,不是CKIN/2,
/ `, t0 A9 e/ |6 V6 L如果是這樣,comparator一端以fixed reference voltage來作比較,會較有彈性,duty cycle可以由外來改變,且duty cycle比較準.

kevin

圖中CKIN除以2得到CKIN/2 不是已經是50% duty cycle了嗎?

shaq

Oh! man!
+ r  _. ^( k3 v5 n5 h
3 `1 y1 u# y5 \  h+ RThat's what I'm looking for!!!!!
% O3 S1 k) u; {: x9 K0 }Thanks so much!!!!