關於雙保護環(double guard rings)煩請高手解答

aslf

我目前在青輔會受訓非本科或相關科系學生,日前去面試時被問倒了...面試官問我一個問題要圍雙 guard ring 的用意在哪裡?假設一個Pmos已經圍了一層N GUARD RING那外面一層要圍N還是P GUARD RING？假設是圍ｐGUARD RING　那工作原理是什麼?＞＞＞這題應該是我不夠努力∼所以我回答不出來,我只知道單層的GUARD RING
; Y% l) x( f& {0 l. N以及放DUMMY的用意是什麼？我的回答是：防止過度蝕刻,當做備品用　但是面試官一直問我還有呢？還有呢？然後跟我說：你準備的不夠....但是我查了一些資料,大部分都是說這些,難道還有其他功用嗎？希望高手能幫幫忙,謝謝

Luby

我在之前的公司有lay過double guard rings,內圍是用PTHIN guard rings,外圍是用
Nwell+NTHIN(甜甜圈結構).主要就是用來防止noise,那時是圍在Oscillator外圍.
( y# W! ^- L# S0 J
Dummy的話,不知道你指的是那部份?? 引述一篇paper " SmartExtract:Accurate Capacitance
Extraction for SOC", 這裡提到的dummy是指layout完成後,在每層layer空曠處,補上同一layer
dummy, 為的是在CMP process時,有較佳的均勻性:
Dummy(or fill) metal is introduced in the interconnect process flow to enable uniform
thickness control in the CMP process. Dummy metal needs to be treated as floating metal
unless it is intentionally connected to a constant potential. Floating dummy metal
( |, b( N. E+ K9 tessentially acts as a capacitance divider.
另外有一種dummy, 之前我在做analog layout時,會在需做match的mos旁,故意lay半顆或整顆
0 m! C6 F1 I3 q9 `- m5 lmos,除了你寫的那些原因,我想是因為實體mos的邊緣不見得是像layout般的四方形(what you draw is not what you get),可能是梯形或不規則多邊形,製程上很難做到如此完美,所以為了確保
主要的mos的完整性及對稱性,在mos旁再多加dummy mos(不要讓主要mos成為最邊緣的部
份).以上是我自己的想法,歡迎各位先進指教

sparkorange

說錯請指正，除了過度蝕刻之外，可以順便預防 LOD 效應嗎 ?

arthur03226

會加double guardring應該是要防止latch up 發生。
. Q3 v) H. P6 J, I- T一般會加再whole chip  OR  敏感線路的外圍，
' I4 Z& C, V/ s3 y至於您提問的問題Pmos已有一圈N那如果造再加一圈應該是P or N?
答案是P
你所問的那個情況應該是ESD proetcion吧?
7 l% }; D3 x7 J5 c
至於原理~~~~~
7 ^  D7 p8 I5 W" q% l$ N. i4 _1 w他叫做(Pseudo Collector)
他是要降低等效latch up線路的集極電阻所以....有點忘了。
) s! m. ^2 z# x4 S反正等效起來第2圈ring會剛好是並連許多集極。
4 g; f8 a: B& m) ?這可能要去查一些paper了。
4 Q2 E- W+ p9 j& F3 ~

至於dummy 就是你所回答的那樣，面試官那麼厲害，叫他講出另一套作用來。
* i+ H1 W3 w6 L  _3 r% C, D他只想考倒你而已。
2 m1 h) U: C2 u% x: Z
* ]6 Z* h! i) P4 _[ 本帖最後由 arthur03226 於 2008-5-14 10:47 AM 編輯 ]

trustrain

我不常畫layout，就我知到來講...
, T6 c1 j- k0 ~. oDUMMY最常用功用就是你說的那樣，或是用來match(Pmos接GND，Nmos接VDD)
GuardRing主要作用防止雜訊干擾、latch up(圍上後newll及psubstrate上的阻值會變小)
- I; O4 K' [! X6 n4 l6 N% M第二圈的話就選與第一圈相對的type...主要好像也是防止雜訊干擾
7 _* M4 V3 f. w5 C2 v; M  {因為畫了第二圈，此區MOS與另外一區MOS間的距離增加，干擾就會較少