|
BULK與SOURCE端相接的原因除了避免LATCH-UP,另一個就是# u* n5 |( `, Q/ y. R( P
避免BODY EFFECT 也就是基底效應,如果你有讀過VLSI的書不難: W2 X3 w5 a5 ?# K% ]( F/ M
了解SOURCE跟DRAIN的導通必須透過"空乏區",空乏區的產生必2 g7 ]1 t1 Q/ a: W2 ~* E: t5 A
須透過從GATE端輸入的電壓,當輸入的電壓大於臨界電壓時空乏區
" a% {( @/ `; i才會產生,臨界電壓與SOURCE端的電壓有密切的關係,如果沒記
7 Y. s+ l; F# H, J! C錯GATE電壓+SOURCE電壓等於臨界電壓,如果SOURCE端電壓
$ j. D j- H0 }! h+ u不等於0,將會造成打開空乏區的電壓必定需要增大,相對這種情況1 P' Z/ J8 Z0 b4 D
下的MOS就不易被導通,而且增加了電壓上的損耗。
2 i( f( d, ^- b; B8 q4 x# N1 v2 i) l5 Z5 ?, U5 t! P+ Y. D* w
如果有寫錯還請各位指正,謝謝。 |
|