|
BULK與SOURCE端相接的原因除了避免LATCH-UP,另一個就是
) {6 ]' o1 S( f9 G0 `1 u避免BODY EFFECT 也就是基底效應,如果你有讀過VLSI的書不難
$ f Z5 k0 V# `1 M( p, Y# R9 _2 a了解SOURCE跟DRAIN的導通必須透過"空乏區",空乏區的產生必
" J/ D b F, Q# t須透過從GATE端輸入的電壓,當輸入的電壓大於臨界電壓時空乏區: C" O* z D& R8 Y4 v
才會產生,臨界電壓與SOURCE端的電壓有密切的關係,如果沒記* o! d6 i$ {# ~8 ~% W1 H# `
錯GATE電壓+SOURCE電壓等於臨界電壓,如果SOURCE端電壓: f8 G9 z- R6 y1 _ k4 Z2 @; C
不等於0,將會造成打開空乏區的電壓必定需要增大,相對這種情況1 m4 k6 w$ D R; z: S1 [) ^6 d
下的MOS就不易被導通,而且增加了電壓上的損耗。! e) L, x% K9 p1 r* O! c
) n4 i" \, A. z# @9 h. Q
如果有寫錯還請各位指正,謝謝。 |
|