|
BULK與SOURCE端相接的原因除了避免LATCH-UP,另一個就是8 ^/ i9 \, Z( b$ S
避免BODY EFFECT 也就是基底效應,如果你有讀過VLSI的書不難
4 F. J- i" i! ~. h; J* D了解SOURCE跟DRAIN的導通必須透過"空乏區",空乏區的產生必
" H0 c/ \/ l9 {( ~4 B: t$ T8 H須透過從GATE端輸入的電壓,當輸入的電壓大於臨界電壓時空乏區' F3 a8 c7 e, J" a: M$ k+ W) C3 \
才會產生,臨界電壓與SOURCE端的電壓有密切的關係,如果沒記) C w! o& n/ |" G, W
錯GATE電壓+SOURCE電壓等於臨界電壓,如果SOURCE端電壓
5 [( w' A4 C- f% N1 G k不等於0,將會造成打開空乏區的電壓必定需要增大,相對這種情況
m J: M0 F7 e: D4 N+ x下的MOS就不易被導通,而且增加了電壓上的損耗。! J! n: \: z8 y/ m, w& f2 X0 G! s
' Y+ m4 O, Z8 Q9 E( b& c
如果有寫錯還請各位指正,謝謝。 |
|