為什麼MOS上的SOURCE要接到BULK

crystal_blue

BULK與SOURCE端相接的原因除了避免LATCH-UP，另一個就是
9 `0 b: @! }4 k+ U. W避免BODY EFFECT 也就是基底效應，如果你有讀過VLSI的書不難
了解SOURCE跟DRAIN的導通必須透過"空乏區"，空乏區的產生必
須透過從GATE端輸入的電壓，當輸入的電壓大於臨界電壓時空乏區
才會產生，臨界電壓與SOURCE端的電壓有密切的關係，如果沒記
錯GATE電壓+SOURCE電壓等於臨界電壓，如果SOURCE端電壓
不等於0，將會造成打開空乏區的電壓必定需要增大，相對這種情況
下的MOS就不易被導通，而且增加了電壓上的損耗。

如果有寫錯還請各位指正，謝謝。

yhchang

讀了一遍  覺得文中所稱的  空乏區  應該是 反轉區吧  (Inversion Layer)
% e  O* J6 Y8 `+ Z' y+ o$ u我的認知是覺得  Body effect  就是 VBS=0   NMOS就是 source與bulk 要接到 GND
% w! P# ?) c( p" r7 T! C- u% wPMOS 就是 source與bulk要接到 VDD
但是電路上還是會有 VBS不等於0的情況
! n% F1 w$ T( H  X  |1 _( ^這通常發生在  MOS串接的情況   不管是 Cascode還是 CMOS邏輯 串聯的那一塊
0 @! ~; L$ v3 y0 s6 l# x. H都無可避免的有 基底效應出現,  所以一般來說 我們做 CMOS互補邏輯  最多就是用到 4-Input
) C% y# Y" U5 A4 G( O因為太多輸入時   串聯的MOS間會有  Chrge sharing的問題, 其次就是疊越高的MOS Body effect會越嚴重
最後一個Issue是   該邏輯拉到 1或0 其中一邊的速度會變成非常慢.
Cascode最多就是疊兩個   疊太多會傷到  OP ICMR 或 Output swing.
3 E9 o2 U" S* @3 x6 f' \9 s: b
6 x* @; w8 F7 x; t/ O" G[ 本帖最後由 yhchang 於 2008-4-1 07:30 AM 編輯 ]

ritafung

Seems it depends on application, Vt vary with Vsb. Mostly if we want to have min. Vt, source is connected to bulk.

m851055

應該是Vgs>Vt也就是說Vg-Vs>Vt........................................

shaq

以 PMOS 而言， Body 可接到 S 或 VDD.
! `3 S2 S/ V( d4 O9 V8 B* Q9 N3 B都是為了保持 Body 對 Channel 的逆偏。