Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 17499|回復: 4
打印 上一主題 下一主題

為什麼MOS上的SOURCE要接到BULK

  [複製鏈接]
跳轉到指定樓層
1#
發表於 2008-3-30 18:28:39 | 只看該作者 回帖獎勵 |正序瀏覽 |閱讀模式
BULK與SOURCE端相接的原因除了避免LATCH-UP,另一個就是, b( m' h, e: P; q
避免BODY EFFECT 也就是基底效應,如果你有讀過VLSI的書不難# ], q5 E9 x* Q3 f% d
了解SOURCE跟DRAIN的導通必須透過"空乏區",空乏區的產生必3 g! _9 }/ y, r
須透過從GATE端輸入的電壓,當輸入的電壓大於臨界電壓時空乏區
8 c$ H, N; u; ~, V# Q' u: d5 p才會產生,臨界電壓與SOURCE端的電壓有密切的關係,如果沒記
: b# h' z) S. |  L; l錯GATE電壓+SOURCE電壓等於臨界電壓,如果SOURCE端電壓2 n1 C- _3 f+ ^7 j
不等於0,將會造成打開空乏區的電壓必定需要增大,相對這種情況
( ^, A  N4 q, r5 j下的MOS就不易被導通,而且增加了電壓上的損耗。
! C5 i: a2 ?0 ^" o% w( \" u; ?3 S6 b6 l) n3 O9 \& ^
如果有寫錯還請各位指正,謝謝。
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂3 踩 分享分享
5#
發表於 2008-4-1 07:29:14 | 只看該作者
讀了一遍  覺得文中所稱的  空乏區  應該是 反轉區吧  (Inversion Layer)& P6 \1 j( ?4 |& E
我的認知是覺得  Body effect  就是 VBS=0   NMOS就是 source與bulk 要接到 GND
0 G% }7 i) p: p, N- VPMOS 就是 source與bulk要接到 VDD
3 p: k. p9 [" s+ o5 f$ ]* @但是電路上還是會有 VBS不等於0的情況
* O/ F1 y+ A& [這通常發生在  MOS串接的情況   不管是 Cascode還是 CMOS邏輯 串聯的那一塊
4 r. ?# L* p/ r: V  H# C都無可避免的有 基底效應出現,  所以一般來說 我們做 CMOS互補邏輯  最多就是用到 4-Input % X4 E/ n  ?- ~2 _' _' U9 ~
因為太多輸入時   串聯的MOS間會有  Chrge sharing的問題, 其次就是疊越高的MOS Body effect會越嚴重" Q( Y5 T3 ]/ s7 W! o# M3 Z6 I
最後一個Issue是   該邏輯拉到 1或0 其中一邊的速度會變成非常慢.
$ _( u" Z+ P5 qCascode最多就是疊兩個   疊太多會傷到  OP ICMR 或 Output swing.
+ C6 k! Q7 ]0 s( M
- i% L' v/ M( o  S2 h0 m) E$ H1 d$ [[ 本帖最後由 yhchang 於 2008-4-1 07:30 AM 編輯 ]
4#
發表於 2008-4-1 00:18:14 | 只看該作者
Seems it depends on application, Vt vary with Vsb. Mostly if we want to have min. Vt, source is connected to bulk.
3#
發表於 2008-3-30 19:31:01 | 只看該作者

回復 1# 的帖子

應該是Vgs>Vt也就是說Vg-Vs>Vt........................................
2#
發表於 2008-3-30 19:15:40 | 只看該作者
以 PMOS 而言, Body 可接到 S 或 VDD. : a, w* n1 N5 `' r
都是為了保持 Body 對 Channel 的逆偏。
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-12-6 12:12 AM , Processed in 0.160009 second(s), 18 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表