|
BULK與SOURCE端相接的原因除了避免LATCH-UP,另一個就是
! `, k, [, s1 s7 h1 L, F避免BODY EFFECT 也就是基底效應,如果你有讀過VLSI的書不難 {# }* s' f" A" }
了解SOURCE跟DRAIN的導通必須透過"空乏區",空乏區的產生必
2 t& f9 v' F& _3 N S須透過從GATE端輸入的電壓,當輸入的電壓大於臨界電壓時空乏區
* [( _& m. Y' Z; u+ V2 d( q: w才會產生,臨界電壓與SOURCE端的電壓有密切的關係,如果沒記
5 b$ ]7 m" o: w g錯GATE電壓+SOURCE電壓等於臨界電壓,如果SOURCE端電壓
( Y9 p3 v0 [! D' `: {$ Y2 O* |不等於0,將會造成打開空乏區的電壓必定需要增大,相對這種情況
5 l2 K, `& b" p* a0 \% I) z下的MOS就不易被導通,而且增加了電壓上的損耗。0 W: S0 n: J% M' ]& l: b
+ E, r7 R6 o) @ M0 l如果有寫錯還請各位指正,謝謝。 |
|