|
BULK與SOURCE端相接的原因除了避免LATCH-UP,另一個就是. L1 X0 W/ u+ e& `/ R7 t1 T/ E
避免BODY EFFECT 也就是基底效應,如果你有讀過VLSI的書不難4 b9 H4 N6 k3 u2 i4 g$ u/ e ]
了解SOURCE跟DRAIN的導通必須透過"空乏區",空乏區的產生必! c- |# Y- `2 p) z
須透過從GATE端輸入的電壓,當輸入的電壓大於臨界電壓時空乏區
+ {, [! j% l! \才會產生,臨界電壓與SOURCE端的電壓有密切的關係,如果沒記/ {; ^" \* f* r- @5 w2 r/ b, M+ J5 E
錯GATE電壓+SOURCE電壓等於臨界電壓,如果SOURCE端電壓* C6 r, @& b6 g6 r
不等於0,將會造成打開空乏區的電壓必定需要增大,相對這種情況
- q& E3 p" b) n" x1 I. q2 |+ _下的MOS就不易被導通,而且增加了電壓上的損耗。
8 ^* n, P ^: a# B: X8 }# v# I/ d" t5 V7 C; S
如果有寫錯還請各位指正,謝謝。 |
|