|
BULK與SOURCE端相接的原因除了避免LATCH-UP,另一個就是
7 E$ i) c; t$ j( l& G E1 ~避免BODY EFFECT 也就是基底效應,如果你有讀過VLSI的書不難
5 s8 r" ]- G% P6 ]* T: C9 W$ k了解SOURCE跟DRAIN的導通必須透過"空乏區",空乏區的產生必' X) _7 ?& c- k
須透過從GATE端輸入的電壓,當輸入的電壓大於臨界電壓時空乏區
, l0 ^, Y6 [% e/ L6 |, H5 O+ r+ |2 s才會產生,臨界電壓與SOURCE端的電壓有密切的關係,如果沒記
4 P {9 g+ q* c* a Z- i錯GATE電壓+SOURCE電壓等於臨界電壓,如果SOURCE端電壓+ E, e- z. ~. g P; G1 j
不等於0,將會造成打開空乏區的電壓必定需要增大,相對這種情況4 Z2 L7 ?* d, o) K. a0 b0 ~) x5 d
下的MOS就不易被導通,而且增加了電壓上的損耗。3 l5 d& w. [) {/ w6 D2 I6 m
2 |& J4 U+ b4 o, P( i: A. F; f
如果有寫錯還請各位指正,謝謝。 |
|