|
BULK與SOURCE端相接的原因除了避免LATCH-UP,另一個就是' y, p" e7 r' F; {
避免BODY EFFECT 也就是基底效應,如果你有讀過VLSI的書不難6 Z4 C, t, `4 ]' [# R o
了解SOURCE跟DRAIN的導通必須透過"空乏區",空乏區的產生必1 y% ]$ n$ ]5 }! q- U
須透過從GATE端輸入的電壓,當輸入的電壓大於臨界電壓時空乏區
2 ]+ d( D, K4 Z" {; _! O$ |5 V才會產生,臨界電壓與SOURCE端的電壓有密切的關係,如果沒記; @( A' S3 D* i! `9 `9 s
錯GATE電壓+SOURCE電壓等於臨界電壓,如果SOURCE端電壓
" w. w; p' }1 s. k0 D3 D/ K0 {不等於0,將會造成打開空乏區的電壓必定需要增大,相對這種情況
6 i9 b" X8 @, w1 k7 P6 B5 Y' G下的MOS就不易被導通,而且增加了電壓上的損耗。
- e$ ~ s* l* u& e. `: ], T! m, f' z2 D3 ~) U. B
如果有寫錯還請各位指正,謝謝。 |
|