新手LAYOUT面是問到的問題麻煩大家幫忙解答

evee017

我是新手剛從自強基金會上完LAYOUT的訓練課程..
也開始面試..但是面試機會很少履歷投了一個月了...
也才兩間面試...或許我不是本科系的關係吧..
我面試有幾個問題阿...解答不出來..要麻煩大家幫忙囉...謝謝...
) Q$ h0 v* g4 B5 w* J9 J2 }' u1.INV阿..在OUT之前加一個CAP是什麼用途阿..為什麼...
. r( q' ^1 A4 e; L9 _; G  (不是用來穩壓的ㄇ...但答案好像不是這個)..
. V& q4 f! Y4 w" ~! P  }2.看INV的電路圖寫出Netlist，為什麼這樣寫..
2 B( Q1 r9 y9 F2 P+ Z# H9 `2 N  四個角位可以對換ㄇ...VDD及GND可以對換ㄇ...
  為什麼...
  (Netlist不是直接從電路圖轉出去成CDL檔的ㄇ..
) v! Z, U' b# L( P" n6 R  我只會看Netlist但是我不會寫...結果就被打槍了..)
還有問一些有關RD相關的問題..說實在的我都答不出來..
7 [, G/ S5 }& B" |# u. h: sLAYOUT真的好笑不是只有會畫圖..把圖畫正確電氣特性好面積小而已喔..
整個就很洩氣...

mjubgt

補充說明 SPICE 格式
MOS在SPICE定義中可以分成一般MOS及LDD MOS兩種
6 X% c8 R' L) _5 c以LAYOUT結構上來看,一般MOS的確可以Source / Drain 對調;後者不行.
8 l( z3 x: ]* i. R. ?  J3 u個人的想法是, SPICE對於元件的格式是固定且無法對調; 理由如下
. u4 R9 A4 Z& s; [6 M% ?1. SPICE FILE是由軟體自動轉出,格式已經固定. 除非是人為因素,不然軟題轉出的SPICE FILE應該要與電路圖一致
2. 若是S/D的位置可以任意對調,那麼LVS準確性及可靠性會令人懷疑
" q; c3 w: D1 O/ i- I$ [5 p
, n# y. S; }; I4 n' @0 ?; n) g關於LYDIA的驗證結果, 個人看法如下
LYDIA應該是僅驗證一般MOS,這類的MOS其SOURCE / DRAIN在LAYOUT接線上本來就可以對調.因此,若是直接更改SPICE的S/D位置;LVS結果應該會如LYDIA所說,沒有影響.

evee017

謝謝大家提供的答案...
我會再好好的去學習研究的...

crystal_blue

MOS為一對稱的元件，它的source跟drain在沒決定哪端接電源前，是可以交換使用的
並不會影響元件的特性，在layout時在做並聯電路時，可以看到這方面的應用。

lydia0616

個人去try過spice
4 y  J8 ]8 S9 I9 X- k+ [: P4 dD端S端對調後, 不會出現問題
結論  可以對調

vjc5

INV輸出電容, 我跟上面幾位看法不同, 這應該是測試INV的驅動能力
3 r6 l$ A& J) @, I2 a因為INV往往需要計算驅動能力

qqdede

基本上 加CAP 主要在電源部份,主要穩壓還有就是要濾雜訊, 電源 在IN/ OUT 之間 ,通常我們會加一顆大容量10uf及小容量0.1 or 0.01uF 來濾 高低頻率,已減少干擾源!
( L  q/ C0 v5 ?2 d
0 p& }: K2 z8 s6 ]4 `尤其是在IC 電源端,更應該要更接近,
( ~, P' ^9 X+ v3 y+ C5 `6 B4 I
. x$ P) q( P3 b3 |4 P8 r以上個人小小經驗談!

motofatfat

你說ㄉ netlist 應該是指spice 格式ㄉ
這是有格式ㄉ4ㄍ對應位置 D G S B是不能對調ㄉ
* J: `/ S8 f5 a* a3 A  x還要有片頭片尾

" V2 \$ [% m. I- h) F.SUBCKT INV IN OUT VDD GND
$ @7 X' q# @8 U; N9 q/ T; ^MP1 OUT IN VDD  VDD  P W=2.7U L=0.35U  M=1
MN1 OUT IN GND GND N w=1.4U L=0.35U  M=1
.ENDS
6 X* A$ f. ~8 X( g
懂愈多愈有幫助
加油　祝您面試順利
% w. [$ E8 V% |& s. P. B任何問題歡迎來問
2 Q( _- |: W$ ^0 Z' H7 M機車胖胖信箱
( X8 [) a! m( }( a1 ]! amotofatfat@yahoo.com.tw

crystal_blue

一般而言面試官一定會盡全力的把面試者考倒的，因為這樣才能知道你的所知所學極限在哪裡
5 a6 U; i5 }5 r) Q0 d$ B+ R" H所以請別害怕回答，盡可能把你所知道的回答出來，別擔心自己只是會皮毛，因為從你的履歷表
上就知道你是新人了，也知道你是非本科系，但也不是要您認為不會是應該的。
+ m5 M0 ^1 a. |' Y7 s3 P
& Q$ H! ]6 x4 W' P8 s至於您提到的問題:
' g9 ]; X: Q6 x  B( ], P1.INV阿..在OUT之前加一個CAP是什麼用途:我的認知跟您的一樣，是穩壓用的，但是否在產品
  不同時會有不同的結果，這點並不得而知。
2.看INV的電路圖寫出Netlist:這種測試，是為了測試面試者對於LVS時的敏感度，雖然目前有
+ \8 q) w6 A2 X% t9 Q- B4 i  TOOL可以協助尋找LVS的錯，但LVS跟NETLIST的關連是無法被否認的，利用NETLIST來偵錯
! s$ t5 v  }; `  \) y( r  也是時常有的事，自然也要看的懂。簡單的INV NOR NAND 等等的NETLIST最好都要學習一下。
7 [$ ?! e6 z5 Z4 S5 i( F& I
2 s! [: B# ]8 [* \除了以上的兩種問題，LAYOUT面試時也會考看NETLIST 畫出電路或是LAYOUT，以上是個人淺見
祝您面試順利 。