|
4#

樓主 |
發表於 2008-3-29 23:54:16
|
只看該作者
版主~您所謂的定需求是指~??
6 i& P, V( r$ h: {* M( S: S( X# R, E6 A3 Z! x3 ]7 P/ F
我的話就是DAC輸出能越快越好(用於光學實驗)
9 o( o' h# V z. f+ s' A8 x=================================================
- q7 G% s7 B6 t3 S9 B2 g不好意思~
Y9 g, w3 s* y2 n; C2 k- N) ^8 O5 h% v) @# d* H
我想請問幾個問題; E* n/ Z& a1 F5 e D# L+ R' j# f
; C) _+ n, ^; L3 E/ a" t( D' {* { d像Xilinx FPGA
% A w9 B% i- n0 l( http://0rz.tw/193QX )
. |% V8 W0 X8 x) n- l. a0 T% R" D( g b8 t
i/o有提到5 H& V2 V" t1 c. T1 b
# M9 w6 c# E: H7 W, ^分成selectI/O和differentialI/O
' e. v9 ?& J$ y* Q% O- M; ]( D: x( ?. p/ i+ ]- [1 }9 Z$ e
是說~
% C r; v3 ^( N- U; b, }1 E
. f* Z# c3 W/ X6 e因為我現在要用FPGA外接一顆DAC作光學實驗 l- Q( M1 j2 y; r
4 M: D D/ `7 O, Z3 N% \若我選用的DAC傳送介面是LVDS或是RSDS這類~
* {# O8 l5 X8 H) f$ U' {
% u% ]" S/ u7 o4 b1 U5 x% f那fpga它速度上就要看differential i/o這一項嗎??( n, n `) F7 B' |. H
: l: l) |1 Y" j4 J3 s4 N
因為高速的DAC介面大多是LVDS3 n/ d; f& U0 s3 L
6 N* L: k, a' a7 i9 T/ |==============================================
+ I, ?8 ]: a1 r) n, a
! s/ @8 H& l9 `像這一顆(AD9734)
3 Y% z) C7 f" K+ N8 i' D# a) Shttp://www.analog.com/en/prod/0,,AD9734,00.html
# E8 t) I) y8 p8 Q$ W: X G0 X
他介面寫說用LVDS
, b9 V0 ~5 P9 b4 O
1 J4 n" _& D, r5 f: @8 x# K但又寫著
; f8 e3 N; `- ADouble data rate (DDR) LVDS data receivers support m4 l5 R/ }' C! C
themaximum conversion rate of 1200 MSPS.
/ V, g7 l- N5 ^! p; H
4 B- ]- a. N) B! `2 f% |& _* m) G9 u% o我搞不太清楚 = =?; |2 v; L. l% P8 v! }& S
$ F5 w- n; T2 J, F5 e. {* e. j* s2 P6 b
============================================== |
|