tsmc 0.18 BCD process 認不到 w/o salicide電阻

weilun_1016

6 [" R, U' F$ |, w' P# m  M
# e* J6 Y) O4 T  F* b6 r* S% J9 c各位前輩好
2 C5 r6 l; m2 {* L
小弟最近在畫layout碰到一個問題，遲遲無法解決，因此想上來詢問各位前輩的意見
+ z. X% k# T9 \$ c, _
! h. i' ~4 a! ]小弟用的製程是 TSMC 0.18UM CMOS HV MIXED SIGNAL BASED BCD GEN2 SALICIDE
. w; a; b2 G8 ~0 K: E: Z% q
在畫layout時有使用到 P+ Poly resistor w/o Silicide的電阻，而且都是直接用tsmc他們的PCELL

但跑LVS時，layout轉出來的netlist檔卻沒有這個電阻，所以一直有missing instance的情況
3 r3 K, R) X7 i/ u/ X# t
6 ^2 A+ @5 c& O. }
* D9 N3 p. ^. r* w以下有幾點我有先確認過，因此才推測是不是layout認不到w/o Silicide類型的電阻:

1.用w/o Silicide的電阻時，跑LVS時，layout端會有missing instance的情況；一旦改成w/i Silicide的電阻時，LVS即可通過→排除接線問題
3 l$ e9 Y. V- u. }
2.在layout中將所有PCELL內所有w/o Silicide的電阻叫出來，跑LVS時，layout端都不會有Unmatched的元件
* E, G: r/ Y4 U8 v
我也有去看LVS Rule的檔案，知道這兩種電阻只差在有沒有RPO Layer (Non-salicide OD Area Definition)，也確認PCELL內都包含了應該有的Layer


% l" I, p/ P8 O8 k+ k$ d8 K5 d
若是自己按照LVS Rule定義的layer去畫電阻，就會變成在還沒覆蓋RPO Layer時，layout認的到它是w/i Silicide的電阻[PS]，

$ q  o8 E8 P) x" {) @* L: E, W- r) J一旦在原有w/i Silicide的電阻覆蓋RPO Layer，就missing instance了。

! n. _! T! c2 F" s0 l' |' p請各位有經驗的前輩能提點一下小弟，要怎麼解決這個問題，已經被困了好幾天了