MoM電容在LVS的錯誤

wuhy

4 M  ~4 N- J% H3 G9 s4 G
各位好，小第剛進入Layout工作不久，最近在繪製M1~M4的MoM遇到LVS和schematic對不上的問題
使用的製程是SMIC013，使用工具爲Laker/Calibre
, t7 u# r0 ~. lLVS錯誤如圖：h ttps://imgur.com/vnbjH5V
9 {3 }* ?; l) s# |5 H! F* m
6 u7 R; K0 z' C$ v4 ]% B/ z* Mnetlist如圖：h ttps://imgur.com/IF8qvhC
0 }) B6 K+ s: y/ ]: V0 Y  v
layout如圖：ht tps://imgur.com/amp5eSM


我確定我有加上MoM的layer讓LVS去認
9 k( _7 \; t* Z, ?+ Q8 C6 ]從LVS可以看到他有抓到MoM，且生成了mom14_ckt的子電路
& [9 i; d( i& c3 q& y) X但問題是LVS生成的layout spice內mom14_ckt是空的（我猜是based on名為empty_subckt.sp的檔案生成layout spice）
$ X1 Y6 h2 ?1 @2 C" E# U+ p1 I- n* Y所以LVS才會報錯

( Y# {( U. f- ?& A1 i0 B3 {0 V我有看到有人在Calibre->Setup->Netlist Export Setup的Include File填入empty_subckt.sp的路徑(h ttps://zhuanlan.zhihu.com/p/87398682)

6 Y. d1 d; Z4 }2 g8 u) l
但我使用的laker找不到能設定netlist export的地方
  ?% F& ^5 @; w* m9 c2 uht tps://imgur.com/jzWvgoV
- S4 L3 O" ]& c
8 Y% C8 F( I& `9 u  W/ r* ?請問各位先進我該如何處理這個問題？
6 {( J: t- j+ |, g! q


+ O* T: r" I2 k8 Z" L