有關ERC的錯誤問題

dan_chung_89

請問一下當ERC 出現"Gate with no path to labeled net." 錯誤訊息，是哪一方面的錯誤。

blackcorrupt

給五樓 LVS command file 搜尋 VARIABLE POWERVAR 在後面宣告你有錯誤的電位即可

GGUANG

ERC  check  定義上的問題

bbok7979

M1         2         VINP         1         1         1
( w6 H9 o6 C8 w- uM2          3         VINN         1         1        
M11         1        VBIAS1        AVDD        AVDD       
                   .
                   .
                   .
+ _4 e) B3 h6 m& a, c                   .
- \6 V# X  G8 w1 y7 F5 D                   .
M7        VOUTN        VBIAS2        4        4       
M8        VOUTP        VBIAS2        5        5       
8 U. H+ M# e* a+ @! Q3 g- b$ a/ KM9        4        VBIAS1        AVDD        AVDD       
( j* p6 C/ M' Y0 K5 L( Z" {M10        5        VBIAS1        AVDD        AVDD       

電位始終都錯在 M1 M2 M7 M8 這些cell = =?
3 [0 \% W# W& X' x( y* L$ _麻煩大大指點迷津

l690527

都有接上
+ t2 i9 {, I, J: @* P那看看 是不是  command  file
ERC  check  的 power ground  沒給
還是定義上的問題
, n* i2 |8 G9 b1 n" Y7 m3 j3 }3 L沒碰過  等高手~

dan_chung_89

HIGHLIGHT出現的地方是在IO上的MOS電容
' R  D' g# t) S: {, [$ ^PMOS的Gate接到VSS
# U, J( u7 O3 v5 s( p8 }NMOS的Gate接到VDD
但在MACRO電路上所使用的MOS電容卻不在這ERROR裡
0 l$ n* S4 X& W5 b不明白差異點為何，謝謝。

bowbow99

代表poly 沒接到東西!
如果是這樣!LVS應該不會過才對！

. s0 ~# m0 S5 U/ x1 s# M如果RD說要放poly當成Dummy來使用！
" q3 e% t% H' ^3 M& y& k0 e8 }: b就請RD來決定要忽略錯誤還是不要放poly當Dummy！