IC Layout外包需求

frankie0315

[好康相報] IC Layout外包
3 x" F1 a5 J0 ]- M- \# u
dear all ,

請問有誰有接ic layout外包案件 ,
1 M8 L& u/ v0 ]& X0 m, C
目前需求 2位駐場人員, 時間為 11月中至明年一月底.
& v8 D# T: C. U8 `3 f
需要進廠支援, 若是有相關的訊息煩請提供.
  T7 n$ W. t: ?( z( B0 p5 I, l
- y- c; h$ ^. u5 G6 r請各位幫幫忙

6 ^& Q" o( K5 E9 ~7 g5 pthanks

Frank

jcase

1.根據數位電路結構和所用基本邏輯單元的特性，類比分析電路的邏輯功能、延遲特性以及電路中是否存在冒險競爭情況等。
5 m0 s1 U& @+ T4 t/ M" Y2.根據電路拓撲結構和電路中所用的元器件參數，類比分析該電路的直流、交流和瞬態等各種特性，並進行靈敏度分析、成品率類比和最壞情況分析等特殊類型的分析。
3.設計某些特定類型的電路
; _- `0 X6 J5 T" {  J+ \) V; W4.自動佈局佈線功能
5.對繪出的電路圖進行電連接規則核對總和各種統計報表生成等
6.將多種型號的器件符號及特性參數值存放在資料庫中，並可擴展資料庫內容，添加新的器件符號

9 }3 L0 G3 P: X7 o% e
合作面議。能者與意者請email研發簡歷與chip123聯絡。

ranica

Sr. Layout Engineer /Staff Layout Engineer
- W( y% c1 J+ S$ i9 m6 D
  m. y2 _% e4 k" {$ {公      司：one famous IC company
0 i; s+ x8 x3 m9 X工作地点：上海

Job Requirements:  
-Work with circuit designers to build physical design floor-plan;  
% G5 o- b  D3 K-Complete the physical layout design with the constraints of circuit design requirements;  
-Verify the physical layout design to meet both circuit design requirements and process requirements;  
-Use the advanced technologies to improve layout design quality and efficiency.  

0 Y+ f. s: L3 {4 F/ O' ~  T: zQualifications:  
-College degree (or above) in Electrical Engineering or other related engineering field;  
-At least 4 years experience in layout design field with rich tapeout experience;  
  E* E7 C. p. A, ]+ B1 E+ X: g) ^' _-Good understanding of basic electronic principles dealing with circuit and layout design;  
-Familiar with IC layout methodologies, flows and CAD tools such as Cadence virtuoso layout, Caliber physical verification;
5 F& i9 i  \( D: R! l0 Y' [0 s, y1 Y* c-Prefer experienced in PLL and IO design  
, u5 ?. n" g" T  ^$ U9 S- ^# U-Patient, A good team player, Good communication skills;  
4 c7 I  V7 X+ L/ O  w* @& z2 g0 z-Can communicate with both written and spoken English.

l690527

去過的
& w3 |4 Z' h8 Z$ ~; b1 ]
1 b+ x# Y5 G8 L+ L詰鎧科技
細拓科技
2 ]) N. W6 y1 O7 f; a- P摩爾科技
雷X......

jcase

【專案詳細】       

) z2 Z, y' w9 F! g! K. G- o* |讓接案方清楚了解專案內容可篩選出更合適的人才、大幅提升成交率；建議您依照下列格式詳細填寫！

1.工作內容：發包電熱片溫度感測電路，需含電路設計，電路圖繪製，零件選購與Sample PCB製作
$ ]. g- _6 V# j$ y" g2.配合時間：2014/5/1 ~2014/5/30
3.配合地點：以台北縣市為主，因方便討論
/ E- g" V: I( m+ G3 c. m4.專案預算：依接案方報價
; }3 H( F0 R, W9 V7 N/ E/ o* W0 ]5.注意事項：       

【所需專長】        熟悉繪製電路板，並需洗板子與將Sample PCB製作

sophiew

数字版图工程师
公      司：A famous IC company
工作地点：苏州
, H0 S/ D4 g1 N' }
职位描述
工作岗位: 芯片级后端设计,包括与前端工程师配合完成布局布线,时序收敛,物理验证和完成流片.
. O& h8 H2 ]2 Z* ~6 f0 J
职位要求:
) M+ ?4 c( e4 B8 m1. 深刻理解数字后端流程,如 芯片全局规划,时钟树,布局布线,信号完整性,时序收敛,物理验证,以及流片过程.
( V" q7 F8 w8 s. p; |2. 有数模混合芯片物理集成经验.
  e; g# _: T9 q% o3. 有低功耗设计经验,使用过UPF和MMMC流程设计.
4. 作为负责人设计过深亚微米(65nm或以下)芯片级设计,并有成功流片经历.
5. 积极主动,团结合作, 有独立解决问题的能力,
8 a" C9 ^! q) F# [' F: u# D6. 学历本科或以上
7. 两年后端工作经验

sophiew

模拟版图工程师
公      司：A famous IC company
工作地点：苏州
, y- _6 Y% D+ G4 Y# Y4 U# @
职位描述
工作岗位: 模块级模拟电路版图设计,包括物理验证.
& @& N$ i. ?0 y7 p( F, Q
职位要求:
# Z7 r# _  D1 N( x2 R- D: Z1. 模拟IP版图的规划和版图实现. 理解原理图到版图的转换过程.
# z- ^6 b5 r7 S( w0 G  a$ D8 E9 k2. 熟练掌握物理验证,包括DRC/LVS/LPE/ANT等的检查原理和过程.
9 j+ r6 g1 w) B' ^! a3 K: d: {& p, w+ |3. 能读懂和编写物理验证规则和检查教本
8 E( |9 {! \  i1 X  I4. 有实际设计若干模拟IP和流片验证经验,
5. 学历本科或以上
6. 一年以上模拟版图设计经验

ranica

FAE
* T# n# `3 J4 r- b公      司：NO.321-A Semiconductor Company
工作地点：厦门

3 t; Q6 Y' l) ~4 E9 Q! C岗位职责：
- R) j: _- \! z1、协助市场部参与芯片的定义、评估和市场推广
: {4 j0 u+ R0 \5 @7 ~5 B2、负责客户方案的设计、demo 板的设计及生产
3、解决客户反馈的各种技术问题
4、重要客户的项目设计及协助电源产品的生产
5、代理商的 FAE 培训及管理
6、完成销售部申请的 Demo 板

任职要求：
+ a9 T4 o/ {' I/ ]+ A1、大专及以上学历，计算机及电子、通讯等相关专业毕业
2、在开关电源领域2年以上工作经验
  J0 c( [2 z% e2 v' B% W, V3、扎实的电路理论基础，能熟练应用电路知识设计各种电源方案
. n4 [, A" d0 X  O4、能熟练应用Layout、电路仿真等相关的计算机软件
- L" X) _' s) u" A% \5、较强的电路调测经验和动手能力，能熟练使用各种常用的电子仪器
" y0 R8 Z, S! u3 \; b& @6、具有良好的沟通能力和团队合作精神

ranica

Senior Layout Engineer
公      司：A famous European IC company
工作地点：上海

; g  G! _& {' g7 i" Q. FJob description  
, b' C% c4 x. b5 i, L0 ]- layout of analog building blocks  
- place & route of digital circuits  
, u' d3 y4 K) s2 a0 f' {- floorplan and toplevel layout  
8 q: P0 _" e' t# z7 w& C- bond sheet assembly  
- layout verification and finishing  
9 o$ e# T1 V- r  q. }- coach junior engineers  

Required knowledge competencies and attributes  
9 K( ]& z# m( d- ]; w8 S- master or bachelor degree in microelectronics  
4 d( K6 L' ?  v- > 5ys experience in IC layout  
0 y$ X, I6 t# |* U  x8 t- good understanding of semiconductor physics  
1 {5 v) K( ]1 ~# N* _7 r- experience in full layout flow  
- experience with Cadence/Mentor based tool chain  
- ~8 x9 ~1 w7 U- [+ z- very good communication skills  
- flexibility and good capacity for team work  
' Q0 J/ d1 J1 w# N, {$ q- foreign languages: English, German (not a must)

ranica

数字版图工程师
公      司：A famous IC company
工作地点：苏州
* o6 f, h  [, j( u: |
职位描述
工作岗位: 芯片级后端设计,包括与前端工程师配合完成布局布线,时序收敛,物理验证和完成流片.
4 c- z! S! E9 u' h3 g
职位要求:
. [: p; ?5 B: Z7 a/ O& _1. 深刻理解数字后端流程,如 芯片全局规划,时钟树,布局布线,信号完整性,时序收敛,物理验证,以及流片过程.
" G! a$ ]3 m1 z3 p7 T2. 有数模混合芯片物理集成经验.
! H" P3 X% T& D8 T3. 有低功耗设计经验,使用过UPF和MMMC流程设计.
4. 作为负责人设计过深亚微米(65nm或以下)芯片级设计,并有成功流片经历.
5. 积极主动,团结合作, 有独立解决问题的能力,
- H, e6 p% W9 s9 b$ {6. 学历本科或以上
3 o' h" u4 b$ ~5 u# r7. 两年后端工作经验

ranica

模拟版图工程师
公      司：A famous IC company
工作地点：苏州
, a4 n+ R, T8 p' k$ k1 o
职位描述
工作岗位: 模块级模拟电路版图设计,包括物理验证.
% E; ~5 B$ f) H
职位要求:
1. 模拟IP版图的规划和版图实现. 理解原理图到版图的转换过程.
2. 熟练掌握物理验证,包括DRC/LVS/LPE/ANT等的检查原理和过程.
3. 能读懂和编写物理验证规则和检查教本
/ C( [: y: _* @6 s4. 有实际设计若干模拟IP和流片验证经验,
: [# I1 P) u, [( N5. 学历本科或以上
, U' J& l" B3 z& v* |+ K( H  p6. 一年以上模拟版图设计经验