PSRR的Avdd為+db.....!?

a7893657

大家在測PSRR都習慣將OP接成unit-gain形式，並在vdd加入AC去simulation，
6 p4 y0 x% ~# X! J; v" ?但這樣是否僅能看整體PSRR，卻沒發現其實Avdd其實很大，只是被Av所抑制掉而已，
8 _' I6 B7 Y1 S( J' c: M* r7 \例如PSRR=60dB，其實Avdd=20dB，Av=80dB，
在這Avdd已經是+dB，這是否代表無論PSRR多少，vdd的1mv擾動對vout已經是相對1mv的輸出...
! z$ z) X9 |# C% H8 V
http://bbs.innoing.com/attachmen ... 0lz&nothumb=yes
小弟引用跟PO文樓主一樣的架構，
當然在two-stage的PMOS有加入米勒電容MC去補償，
但卻simulation +dB的Avdd，讓小弟非常不解，
  u7 q; j0 D3 |8 L) n; I9 A2 c9 ], QAvdd為+dB是對的嗎!?
請求各位大大見解與賜教

a7893657

引用下面這篇文章
$ H7 [% ^& B$ G& T, |3 _http://bbs.innoing.com/frame.php ... %26highlight%3DPSRR