|
商周出版一本書: π型人:職場必勝成功術,,1 J- S. W+ g' S: O4 ?
裡面提到「「π型人」的方法,讓你在最短時間內,選擇適合自己的第二專長,並與第一專長融合,發揮一加一大於二的威力,帶你安然度過景氣寒冬,成功迎接春天的到來。」
^3 a1 E9 m. b! T' A3 X# `
; C" R/ |) T6 N: y5 J3 \; f8 {在IC Layout世界裡, 小弟的解釋為:
2 M4 J2 N7 ^" G" P# kIC Layout工程師,除了提升本身IC LAYOUT的技能外,(平常多閱讀國外期刊,美國佈局專利或進修等..)& V. q, j6 b+ U; j
另外再學習和本身工作的前、後,也就是上下游相關的知識.: ^4 `6 p- k2 \
例如:IC設計和 晶圓製程或 CP測試( v( k$ @' g, a) B, z
1 H0 J5 n4 i6 `' c0 ?
(??? 有人一定會問我,IC LAYOUT 學IC設計和測試做啥?)
. Y' S+ Q0 Y! V$ s/ d. D隨著製程演進, IC Layout在舊製程不存在的問題, 在前瞻製程未必不會碰到,7 S% Z2 F& E5 C5 G9 _
# m' L) p# \3 r( `學習IC設計並不是要超越IC Designer,而是為了能更清楚的溝通電路設計理念,/ B5 D X9 b4 g+ T2 l1 A- q' P
學習晶圓製程或CP(Wafer sort)也不是要成為製程或測試工程師,,* e9 ^/ t& W9 v% `. u! X9 t' d
而是要了解自己的佈局在台積電裡面會怎麼跑, I/O PAD的擺放對CP(Wafer Sort)測試結果有沒有影響,或是可以最佳化8 _) f9 i5 M9 X u( ]
當然公司或Fab一定會有舊的Rule可以依循, 但是Rule為什麼要這麼定通常了解不深(因為太忙了..沒空想那個)$ K$ c/ _- q, Q' a6 X. |7 A
: W1 T3 Q8 Q" S# c$ d( t# G; X所以試著了解上下游合作的工程師在做什麼,, 辛苦一陣子,,3 x" n- L# c6 J* f
必然可以脫離 「像是在 做工ㄉ感覺得,, 」( ?, R/ {0 E3 [2 b( v- r- @, D& h4 c
* _6 M3 c# p7 Z; i( e6 o
共勉之~ |
|