ESD防謢電路中，MOS的source與Drain大小不一樣，請問為何呢？謝謝！

vic

ESD防謢電路中，MOS的Source與Drain大小不一樣，請問有什麼作用？
, f! W2 G/ z" E' K5 S1 A3 m3 m再請問大的一邊是接Source or Drain 呢？與Pad有關嗎？
知道答案的大大，請為小弟解答一下，謝謝！

bowbow99

看一次看不懂..看第二次
! }8 `2 J- h( G% c, o1 G看第二次~不懂還是不懂~等遇到才知道

klim

我的ESD防謢電路中，MOS的Source與Drain的SCG及DCG都有加長,
( Q- z! \, O* n5 C7 J2 \* l6 B3 z* DSCG約為DCG的一半，HBM可過+/-8KV, 但MM只能過+/-300V,
有做delayer, 發現是死在source與poly的介面, 請問為什麼？
6 w* j  i, g! w" Y知道答案的大大，請為小弟解答一下，謝謝！

towner

看了还是一头雾水,没看太明白
* C' K5 l; ?$ X. ], c9 j

despair

部分foundry是叫做RPO，或者又叫做SAB
. g& E/ L" v( q5 Q/ _" q3 r1 g- F不同晶圓廠都有不同的稱呼

vic

謝謝兩位大大的解答...
' M8 P  j# b1 P" {意思都差不多，我大概能了解了...
6 x+ L) p' p, r" g- X* M$ J) S' ^至於多一層silicide這部份，是指多加一層RPO嗎？
謝謝！

despair

. m' x1 R: j- i/ u如針對source與drain面積大小不同進行討論，主要原因為抗ESD電流的衝擊。
會有大小面積的差異，來因從PAD來的信號多會有ESD damage的問題。
* Y, s, _: G: V6 i- U
S/D若接點看到的是從PAD接過來的信號，該接點除了co to poly之間會有較大的rule外
也會多層silicide bloak增加通道表面阻抗讓ESD電流走well這部份 ，用來抵抗ESD電流避免oxide or gate poly遭到破壞。
5 R- ?7 m$ `  M* N6 v
這只是相關ESD guidelines的一小部份，若要全盤了解還需要多查資料～加油。

glacialwang

基本上 接PAD的部分會比較大 讓其具有較大的表面電阻 讓靜電電流走比較深層