ESD防謢電路中，MOS的source與Drain大小不一樣，請問為何呢？謝謝！

vic

ESD防謢電路中，MOS的Source與Drain大小不一樣，請問有什麼作用？
再請問大的一邊是接Source or Drain 呢？與Pad有關嗎？
知道答案的大大，請為小弟解答一下，謝謝！

bowbow99

看一次看不懂..看第二次
  H- e1 \: [; G' |看第二次~不懂還是不懂~等遇到才知道

klim

我的ESD防謢電路中，MOS的Source與Drain的SCG及DCG都有加長,
( C' t% t% l4 w) H7 XSCG約為DCG的一半，HBM可過+/-8KV, 但MM只能過+/-300V,
; T1 P1 L8 ?$ ~! I8 d8 R8 h) \有做delayer, 發現是死在source與poly的介面, 請問為什麼？
) f/ j8 _3 W0 K( S$ S知道答案的大大，請為小弟解答一下，謝謝！

towner

看了还是一头雾水,没看太明白

despair

部分foundry是叫做RPO，或者又叫做SAB
$ r4 V, A4 o, U, C7 z不同晶圓廠都有不同的稱呼

vic

謝謝兩位大大的解答...
2 F- L8 |6 W* m, ]7 J$ i意思都差不多，我大概能了解了...
至於多一層silicide這部份，是指多加一層RPO嗎？
謝謝！

despair

如針對source與drain面積大小不同進行討論，主要原因為抗ESD電流的衝擊。
9 O( C4 d. n( V- _# t7 f" B: R會有大小面積的差異，來因從PAD來的信號多會有ESD damage的問題。
. |4 \, C3 I- z( L* X
( l0 a' ]; L' A3 T7 {, I; OS/D若接點看到的是從PAD接過來的信號，該接點除了co to poly之間會有較大的rule外
也會多層silicide bloak增加通道表面阻抗讓ESD電流走well這部份 ，用來抵抗ESD電流避免oxide or gate poly遭到破壞。

6 j4 f5 t$ i$ {9 i% }: x這只是相關ESD guidelines的一小部份，若要全盤了解還需要多查資料～加油。

glacialwang

基本上 接PAD的部分會比較大 讓其具有較大的表面電阻 讓靜電電流走比較深層