電路佈局工程師 有 五大行為指標？

itricollege

這些是 電路佈局工程師 的 職能基準？何者最難？最需經驗交流？

ranica

数字版图工程师
9 |6 Z* a& [" G6 A0 {" m7 O7 A( e公      司：A famous IC company
工作地点：苏州

! c* ?8 E& W- d. T+ Y职位描述
) `8 q! a% C6 U# T# H工作岗位: 芯片级后端设计,包括与前端工程师配合完成布局布线,时序收敛,物理验证和完成流片.

职位要求:
1. 深刻理解数字后端流程,如 芯片全局规划,时钟树,布局布线,信号完整性,时序收敛,物理验证,以及流片过程.
2. 有数模混合芯片物理集成经验.
3. 有低功耗设计经验,使用过UPF和MMMC流程设计.
( j/ g. `2 E2 T7 C, Q* Z4. 作为负责人设计过深亚微米(65nm或以下)芯片级设计,并有成功流片经历.
9 ~; A& }% x% E* T5. 积极主动,团结合作, 有独立解决问题的能力,
6. 学历本科或以上
7. 两年后端工作经验

ranica

Software Engineer-几何图形处理
公      司：A famous IC company
6 ]  ^+ K: d* l& X- G5 W2 L工作地点：北京
) j) @* }& |$ p$ F- z; @+ M) k
Position Summary:  
- ]2 x8 H. P1 P8 h# fSoftware Engineer for post-layout IC-Package-PCB co-analysis
) g  b& Q! b1 Q1 y8 U1 F9 r9 `Essential Job Functions/Accountabilities:
. ]7 ?7 p- ^5 |: v- AMaintain and develop computer programs to translate and process IC/package/PCB layout and prepare geometry data for the co-analysis. Work closely with the Product Engineering team in product development and testing.

& A/ F$ G: ?6 W9 h* r; [Minimum Requirements/Qualifications:
* ]! g% ^' J3 R/ X* i; XProficiency in C++/C, OpenGL or Qt graphic programming experience is required
Strong background of geometry processing and related algorithms
# e, G! ]1 q; K; L3 M* xExperience in numeric results post-processing such as graph, contour plots
Knowledge in CAD formats including APD, Expedition, PADS, ODB++, AutoCAD, GDSII and Gerber is preferred
Experience in tcl/perl and Linux shell scripting is a plus

ranica

公      司：A global PC leading enterprise
0 n3 p8 g4 v8 T: A工作地点：深圳
: \5 [; X% L7 p3 H4 u4 C, v
主要职责：   
  b% |" Y3 R- p; @) }1.熟练运用各种EDA工具特别是Cadence等专用版图设计和验证工具   
2.能够根据电路，独立完成相应的版图设计，完成版图对应的分析和验证   
3.协助电路设计人员调整电路设计   
4.能够独立完成数据库的转换、协助有关部门进行流片

招聘要求：   
2 l, Q; w- j' S" P6 i1. 硕士以上学历，能够读写英文   
! |6 y$ O" e- D+ w- O6 R2. 8年以上直接的从事集成电路芯片版图设计工作经验   
3. 熟悉模拟电路，对射频电路有一定了解者优先   
/ G- B( u+ M  r3 i. ~. {9 _! [4.有良好的团队精神，较强的沟通能力