layout後的postsim探討內部電壓與電流一問

a7893657

- L$ j- z& t  b% _# O+ [6 G請問各位大大：
6 K5 s& i! j# ?$ L4 A3 y  n1 w
小弟最近有一個問題，當大家都已經畫完layout後，常見都只是引出以top cell為block所需的輸入、輸出端測試腳，
如果你想單純看某一點電壓或電流，除了最笨的方法，
在top layout與schematic上鍵入想看的pin腳做LVS，最後再做一次PEX轉出postsim檔，

% O9 g8 U7 V$ B' ]有辦法直接在postsim檔上做引出點嗎!?
===========================================================
舉例：
+ s( e; N1 U2 W6 y  `: npostsim檔：
mXINV_C1/MM1 N_XINV_C1/IN2_XINV_C1/MM1_d
0 L# M! s4 e9 s8 F. H" I+ N_XTG_COARSE/HTPD-_XINV_C1/MM1_g
+ N_C_DVSS_XINV_C1/MM1_s N_C_DVSS_XTG_Coarse/XPC11/XINV_0/MM1_b
+ nch L=1.8e-07 W=2e-06 AD=9.6e-13 AS=1.00286e-12 PD=4.96e-06 PS=3.44e-06
+ NRD=0.24 NRS=0.250714
1 ]- D5 v4 ~5 n1 b6 V( p9 E+ g$ B
; y0 A' v* T: @analysis檔：
.probe I(mXINV_C1/MM1)
' F3 l; W1 }* R* a, J3 G.print I(mXINV_C1/MM1)
===========================================================
; x" m7 J1 P' M3 j) U但實際上，我這麼作並沒有甚麼效果，是我指令有問題，還是最笨的方法其實是最聰明的作法....!?

lchuang

你可以換個角度，當你Layout做完LVS後~~~~~
) p  x# r( i6 I; R
( ^% D4 N( J% V( i8 B. `" ]% L你在做Calibre PEX的時候，在"output"-->"Use names from 【Layout】"~~~~

# m! S/ w. `8 y' V不要去選"Schematic"，這樣是說抽PEX時候不需要再讓Layout與Schematic的pin腳做對應!!
1 q, f9 b5 a) }* I8 U4 p
而是直接抽出你Layout上的Pin name，
$ M( a$ z3 @4 l, _5 c
這時候你要看哪幾點電壓就直接在Layout上打上Pin name就行囉~~~~

! ?% }; i5 b0 e, v只是記住Post-sim的模擬檔記得要修改一下"元件子電路"的接腳順序~~~~~

Good luck