|
<转自sinovale dot com>关于天线效应我在<浅析集成电路中闩锁效应和天线效应>一文中有提到过。天线效应的产生粗略的讲就是金属表面积累的电荷过多,但又无法形成对地的放电通路,结果很有可能是对栅氧造成破坏。由于现代工艺尺寸越来越先进,沟道长度越来越小,antena的问题就越来越受重视。通常,我们通过金属跳线或者在poly-gate旁边放置足够面积的diode可以避免天线效应的发生。但是金属该往上跳还是往下跳呢?' J1 V9 a! v" W M' J, E( x
: K6 Z! \8 {3 e3 v8 a+ d {
Process
6 H5 i9 v6 _! b W; P
9 F2 m6 z3 j8 ~9 D4 G" X我们都知道fab在做mask的时候是从低层往高层做的。process在每一道工序都有诸如平坦化,隔离等,之后肯定会有静电泄放的操作。从这个角度来说,假如metal3过大有antena的问题,我们用metal4对其跳线。在做metal3的mask时,metal3实际上分开的,只有做到metal4的时候他们才会连起来,而到metal4时,metal3的表面电荷已经由于工艺过程减少很多了;而如果用metal2对其跳线,在做metal3时,metal2和metal3是会相连的,并没有起到减少电荷的作用。3 f8 b4 z( S# T/ Z% T
( |. m" J; w9 o2 U
栅氧漏电,尽管对功耗不利,但对天线效应是有利的。栅氧漏电可以防止电荷积累达到击穿。所以,实际上可以看到薄的栅氧较厚栅氧不易发生损坏,因为当栅氧变薄,漏电是指数上升的,而击穿电压是线性下降的。" { N6 R0 I, ]8 C' \
# D. C' W% u! p* t
我常用的三个避免antena的方法
9 S/ h# e: @2 A1 g7 ?7 N, c' R s' Q3 m; B/ b5 U) C
1,跳线,而且最好是往上跳线
8 h4 `/ k& l8 n: A: m: v5 I& W1 e
; y8 [8 V5 J( d2,增加NAC diode# G- d- Q+ W1 ]% L. o
& }; A& k2 K' [3,在信号线上加一组buffer,这个方法既可以规避antena,也可以为signal增加驱动5 J+ Q& [4 k% `0 P6 s% B9 Z
/ v/ E) D2 l, \ ~0 y) f% b
DRC# w8 a) R) d r. R& ?: s
- e2 u& f6 X" ~; \: x一般来说command file会定义检查是否antena metal连到gate-poly上,还有是否面积过大。解决方法我建议是在靠近gate-poly的地方断开metal用高层metal跳一下,当然这在drc中可能不太好查,所以drc一般规定在发生antena的metal上有一个N-diode(最好是close to gate)。( s, G, l4 @: M# R7 {0 o
Y2 Q, _* h. V<转自sinovale dot com>第一次发帖请大家海涵。 |
|