設為首頁收藏本站
開啟輔助訪問 切換到窄版

Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步，快速開始

Login

用FB帳號登入

搜索
1 2 3 4
Chip123 科技應用創新平台»論壇 › Chip1 -- 基礎元件 › Analog/RFIC討論區 › INL與DNL怎麼模擬!?
返回列表 發新帖
查看: 13998|回復: 15
打印 上一主題 下一主題

[問題求助] INL與DNL怎麼模擬!?

[複製鏈接]
跳轉到指定樓層
1#
發表於 2011-7-3 00:10:05 | 只看該作者 回帖獎勵 |正序瀏覽 |閱讀模式
請問一下各位大大，INL跟DNL怎麼模擬!?
2 ^( N) |- W2 C0 u! [; e9 s6 f1 S2 a0 Q3 K3 h0 F7 y, Y
看之前學長都是直接跑好幾控制字組在用Excel去換算，感覺很慢...; b! g2 W) Z/ x. o: p. |
hspice可以直接打.meas去模擬呢!?. v4 n0 f" T4 h& f) F! S0 }; o8 }) y2 {

) L" @; [( E) L3 Q之前有聽學長說Spice Explorer可以直接顯示，不過學長沒有深入研究就走人了T_T( L" L7 ^+ U# ^" v; {
請求大大們可以無私教一下小弟~~~感恩!!
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂頂 踩踩 分享分享
回復

使用道具 舉報

16#
發表於 2012-7-17 18:25:32 | 只看該作者
感謝分享 讓我進步 對ADC的量測來說
回復 支持 反對

使用道具 舉報

15#
發表於 2012-5-30 22:00:02 | 只看該作者
回復 10# a7893657 5 v8 H) J% D6 {

& d( l" A$ E. f! ^9 W+ Y% D8 U老師說，我們的掃描頻率定為resolution的兩倍就已足夠，一般都是10倍.
回復 支持 反對

使用道具 舉報

bulcas
14#
發表於 2012-3-20 21:40:55 | 只看該作者
這篇文章讓我受用良多！！！
回復 支持 反對

使用道具 舉報

fireball
13#
發表於 2011-10-7 17:37:41 | 只看該作者
你模擬的時候有用.option accurate嗎, 你的精密度要求已經很高, 所以加了這一行模擬起來會比較接近你要的答案
回復 支持 反對

使用道具 舉報

finster
12#
發表於 2011-10-3 06:57:50 | 只看該作者
你的INL和DNL與我認知的有所不同
$ Z% h. a6 `' Y故而才會產生錯誤的認知3 A0 |$ c8 L. `" i# y
我一直以為你遇到的問題是ADC or DAC上的INL & DNL問題
3 c) D7 @4 r) e2 P  j但若是DLL,我倒是第一次聽到有INL & DNL問題,這就己經是超出我個人能力" F7 r& ]# Y$ v0 |
PLL & DLL我還算熟,但我還是第一次聽到有這種問題
回復 支持 反對

使用道具 舉報

qy79
11#
發表於 2011-9-23 09:44:50 | 只看該作者
学到了很多!!!!!!!!!!!!!!!!!!
回復 支持 反對

使用道具 舉報

10#
 樓主| 發表於 2011-9-13 15:50:20 | 只看該作者
我運用的是傳統的反相器鏈(Inverter Chain)架構的DLL，
3 y) E9 U( y8 {採用tsmc 0.18製程 電路設計是8*8bit，
0 p$ u# i+ D! d4 A( }7 n9 y5 x3 A  \
所以照理說，在操作頻率500MHz下，Resolution=2ns/64=31.25ps0 r' C* M! l9 T6 c3 ~. u. M
故我在做tran分析時，tran step掃1p是否不足，
* D' V' B+ V- W# ?; L應該掃0.01p，電路準確才合乎分析...) T* S9 Z% B' q

- ^- u% {, Z8 ?$ L+ `( N我在猜測，我的INL之所以不理想(不等分，在做64等分切割時，只有第1與第64最不均分，INL>1.5~2)，
" F. e/ G: W) Z是否在我spice電路分析的設定就已經有誤!
回復 支持 反對

使用道具 舉報

finster
9#
發表於 2011-9-9 00:28:31 | 只看該作者
若是操作在500MHz,那是非常高速的電路; C3 ~; ]: C/ H  p% J8 E; g/ L
因為不知道你是採用那種電路架構,採用什麼製程和工作電壓以及幾bit的電路, O1 ^5 b4 J0 y" b
實在很難理解INL & DNL非常差的原因& {2 b# S! g- {. v
因為不同架構,幾個bit電路和操作頻率,以及製程都因影響到輸出的結果
$ z5 p' a. y* R8 D- k+ H2 a光從你的描述,實在很難解答
回復 支持 反對

使用道具 舉報

8#
 樓主| 發表於 2011-9-5 14:29:30 | 只看該作者
我的電路做的INL&DNL是(100fs/100fs)，但是我的hspice跑的tran step=1ps，我跑完的波形模擬，所量測出來的INL&DNL非常的差...
* d' i8 a6 N9 Z" m8 h9 {; \是否我該將tran step的精細度調整為100fs，* Q% P$ J" |6 n6 u. K% j; J# R
我有試圖跑過100fs，所寫的meas在.mt沒辦法顯示...
% E+ y! s* N+ l8 y3 q6 ]. {# |
8 x. m2 Z/ q  ~0 l另外一提，我之前所問的不同頻段下的INL&DNL的優劣意思是，在操作頻率500MHz，INL在正負多少內才算理想!!
回復 支持 反對

使用道具 舉報

finster
7#
發表於 2011-9-5 06:48:38 | 只看該作者
如果你跑出來的INL和DNL在SPEC內會因為頻段的不同而有不同的結果
! a: Z! [2 F+ C' u那表示你設計的ADC或者DAC的頻寬不足,故而才會導致在不同的頻段上會有不同的結果6 o7 h0 E2 M% O) W* D! r. d- |. W
建議你確認一下
回復 支持 反對

使用道具 舉報

6#
 樓主| 發表於 2011-9-3 17:37:02 | 只看該作者
想在請問一下各位大大，INL跟DNL怎樣的range才較優5 e6 i1 |! W" P+ d! h; N  J
會因操作頻段的不同，規範有所區別嘛!?
回復 支持 反對

使用道具 舉報

finster
5#
發表於 2011-8-18 02:39:21 | 只看該作者
我以前的作法是依照公式寫成.measure的方式來計算
+ z4 V8 O2 Z  Ghspice中的.measure很好用,建議你多多使用,在很多時候會很方便
回復 支持 反對

使用道具 舉報

4#
 樓主| 發表於 2011-8-17 21:24:31 | 只看該作者
spice explore ADC Toolbox就可以幫忙分析了
) b3 T7 D6 J  a$ n0 nrice019 發表於 2011-7-18 10:26 AM
, \5 n; ]4 C( L1 R3 ?* ?8 s/ S
) V1 `# x, v. h
; Y  \$ d& Z2 O( [2 s8 f% {; [' t
Spice explore 不是很熟，我比較常用Cscope，, O: O: U( R; ~" g" `/ i
Spice explore 還在研究中...& q5 b4 A! Q  ?8 i8 U1 W* b; D
據說它還可以直接看眼圖等等....，可以省略用hspice寫meas的分析!!
回復 支持 反對

使用道具 舉報

rice019
3#
發表於 2011-7-18 10:26:55 | 只看該作者
spice explore ADC Toolbox就可以幫忙分析了
回復 支持 反對

使用道具 舉報

sjhor
2#
發表於 2011-7-8 16:20:52 | 只看該作者
請去看measure的HSPICE的menu.# d* a, ~$ P/ v* M: I+ x2 J  Q& \
它可以測量之外，也可以寫成數學的運算式，這一部份需要依你的實際狀況來寫。
: a# |7 e- H5 E: p所以建議你多看Manu，如此你才可以成為 HSPICE的高手。
回復 支持 反對

使用道具 舉報

返回列表 發新帖
高級模式
B Color Image Link Quote Code Smilies
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2025-1-2 04:17 AM , Processed in 0.171010 second(s), 19 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表