前模擬跟後模擬的問題

d1372519

) b: @0 v1 A$ z* t" _

4 s/ L* z* I( A" f1 [# `/ x; o& X第一張圖是前模擬 第二張圖是後模擬
- n$ s, }- t; C& h9 d. r, X* Q9 j因為後模擬想快點看結果 所以時間只有2u
不過很明顯看得出有問題
, @" `9 e8 u) p) I+ J. b  a3 G
圖裡面 第一個是reset 前後模擬都很正常
          第二個是8p電容充放電
( g& k1 h8 R" G, l5 W          第三個是1p電容充放電
          第四個是輸出vout

現在遇到的問題是說 Layout的 DRC LVS 都通過了
' K. I; x$ Y6 A% a但是前模擬跟後模擬的圖差很多
前模擬跟後模擬的測試程式都相同
& i) p2 Q+ j0 `前模擬 2顆電容充放電都很正常 輸出也有鎖定
後模擬 2顆電容充放電 都直接放到0 輸出也沒有鎖定
! \0 S. M: d; [1 Y
2 \. `' q1 o4 P' q# s最納悶的就是DRC LVS 都過了 不知道為甚麼前模擬跟後模擬會差這麼多?
/ s- f& y) B* @% ]6 H! r不知道是甚麼原因
7 D2 o, \5 P6 \3 q此電路有用到電流鏡 但是檢查了很久應該是沒有問題的
5 ?/ M6 U, K4 [- {" G還是layout有什麼需要注意的?
; W( {- S0 s2 H% X5 b$ X+ S9 L5 t或者是測試程式的問題?
請高手幫忙解答 謝謝 小弟感激不盡

smilodon

DRC/LVS正确只能说明你的Layout功能基本和schematic一致，而性能需要layout性能来保证，因为schematic里几乎是理想连接，而实际上layout里devices之间连线有寄生电阻、寄生电容，而metal之间也会有cross talk，你可以想想哪种方面的影响会导致你smilation发生错误？

bernie820

@@嗯~~~
- l3 I7 p* R! ]8 N1 V& O" u) ?/ k9 b
drc跟lvs過不代表pre和pro會一樣
; h$ O, @* a' a9 V. y; e" Z# R* ~
那只是驗證
+ e* x2 F/ ?% e! w8 |* B+ B
取決你的最後結果應該是pex才是吧!

terriours

什么类型的电路啊？
, Z/ X; H; ]# M  F从模拟的结果看，8p电容的放电有问题，看看layout和电路关于8p电容放电的路径。看看后仿真的netlist的相关路径，吧这条路径上的净胜参数加到前仿真的电路中去，看看合后仿真结果会不会相同，有助于找到问题。
0 R8 k- s7 c) \, g+ m/ ]不知道对你有没有帮助。